[L] Change in coreboot[master]: util/inteltool: Add support for Alderlake P in inteltool
Attention is currently required from: Michał Żygowski, Michał Kopeć, Stefan Reinauer, Angel Pons.
Kacper Stojek has posted comments on this change. ( https://review.coreboot.org/c/coreboot/+/66825 )
Change subject: util/inteltool: Add support for Alderlake P in inteltool ......................................................................
Patch Set 8:
(10 comments)
Commit Message:
https://review.coreboot.org/c/coreboot/+/66825/comment/62d0e43b_8a0bd17e PS3, Line 8:
It needs a blank new line of space between the commit title
Ack
File util/inteltool/gpio_names/alderlake_p.h:
PS6:
This whole file needs formatting. TABs should be used for indentation neverywhere. […]
Ack
https://review.coreboot.org/c/coreboot/+/66825/comment/a562aed1_51f72b2d PS6, Line 373: "GPP_CPU_RSVD_1", "GPP_CPU_RSVD_1", : "GPP_CPU_RSVD_2", "GPP_CPU_RSVD_2", : "GPP_CPU_RSVD_3", "GPP_CPU_RSVD_3", : "GPP_CPU_RSVD_4", "GPP_CPU_RSVD_4", : "GPP_CPU_RSVD_5", "GPP_CPU_RSVD_5", : "GPP_CPU_RSVD_6", "GPP_CPU_RSVD_6", : "GPP_CPU_RSVD_7", "GPP_CPU_RSVD_7", : "GPP_CPU_RSVD_8", "GPP_CPU_RSVD_8", : "GPP_CPU_RSVD_9", "GPP_CPU_RSVD_9", : "GPP_CPU_RSVD_10", "GPP_CPU_RSVD_10", : "GPP_CPU_RSVD_11", "GPP_CPU_RSVD_11", : "GPP_CPU_RSVD_12", "GPP_CPU_RSVD_12", : "GPP_CPU_RSVD_13", "GPP_CPU_RSVD_13", : "GPP_CPU_RSVD_14", "GPP_CPU_RSVD_14", : "GPP_CPU_RSVD_15", "GPP_CPU_RSVD_15", : "GPP_CPU_RSVD_16", "GPP_CPU_RSVD_16", : "GPP_CPU_RSVD_17", "GPP_CPU_RSVD_17", : "GPP_CPU_RSVD_18", "GPP_CPU_RSVD_18", : "GPP_CPU_RSVD_19", "GPP_CPU_RSVD_19", : "GPP_CPU_RSVD_20", "GPP_CPU_RSVD_20", : "GPP_CPU_RSVD_21", "GPP_CPU_RSVD_21", : "GPP_CPU_RSVD_22", "GPP_CPU_RSVD_22", : "GPP_CPU_RSVD_23", "GPP_CPU_RSVD_23", : "GPP_CPU_RSVD_24", "GPP_CPU_RSVD_24",
Indentation
Ack
https://review.coreboot.org/c/coreboot/+/66825/comment/65b17dd1_4c3c96f4 PS6, Line 407: "GPP_VGPIO_0", "GPP_VGPIO_0", : "GPP_VGPIO_4", "GPP_VGPIO_4", : "GPP_VGPIO_5", "GPP_VGPIO_5", : "GPP_VGPIO_6", "GPP_VGPIO_6", : "GPP_VGPIO_7", "GPP_VGPIO_7", : "GPP_VGPIO_8", "GPP_VGPIO_8", : "GPP_VGPIO_9", "GPP_VGPIO_9", : "GPP_VGPIO_10", "GPP_VGPIO_10", : "GPP_VGPIO_11", "GPP_VGPIO_11", : "GPP_VGPIO_12", "GPP_VGPIO_12", : "GPP_VGPIO_13", "GPP_VGPIO_13", : "GPP_VGPIO_18", "GPP_VGPIO_18", : "GPP_VGPIO_19", "GPP_VGPIO_19", : "GPP_VGPIO_20", "GPP_VGPIO_20", : "GPP_VGPIO_21", "GPP_VGPIO_21", : "GPP_VGPIO_22", "GPP_VGPIO_22", : "GPP_VGPIO_23", "GPP_VGPIO_23", : "GPP_VGPIO_24", "GPP_VGPIO_24", : "GPP_VGPIO_25", "GPP_VGPIO_25", : "GPP_VGPIO_30", "GPP_VGPIO_30", : "GPP_VGPIO_31", "GPP_VGPIO_31", : "GPP_VGPIO_32", "GPP_VGPIO_32", : "GPP_VGPIO_33", "GPP_VGPIO_33", : "GPP_VGPIO_34", "GPP_VGPIO_34", : "GPP_VGPIO_35", "GPP_VGPIO_35", : "GPP_VGPIO_36", "GPP_VGPIO_36", : "GPP_VGPIO_37", "GPP_VGPIO_37",
Indentation
Ack
https://review.coreboot.org/c/coreboot/+/66825/comment/424763aa_aa53b8b5 PS6, Line 445: "GPP_CPU_RSVD_25", "GPP_CPU_RSVD_25", : "GPP_CPU_RSVD_26", "GPP_CPU_RSVD_26", : "GPP_CPU_RSVD_27", "GPP_CPU_RSVD_27", : "GPP_CPU_RSVD_28", "GPP_CPU_RSVD_28", : "GPP_CPU_RSVD_29", "GPP_CPU_RSVD_29", : "GPP_CPU_RSVD_30", "GPP_CPU_RSVD_30", : "GPP_CPU_RSVD_31", "GPP_CPU_RSVD_31", : "GPP_CPU_RSVD_32", "GPP_CPU_RSVD_32", : "GPP_CPU_RSVD_33", "GPP_CPU_RSVD_33", : "GPP_CPU_RSVD_34", "GPP_CPU_RSVD_34", : "GPP_CPU_RSVD_35", "GPP_CPU_RSVD_35", : "GPP_CPU_RSVD_36", "GPP_CPU_RSVD_36", : "GPP_CPU_RSVD_37", "GPP_CPU_RSVD_37", : "GPP_CPU_RSVD_38", "GPP_CPU_RSVD_38", : "GPP_CPU_RSVD_39", "GPP_CPU_RSVD_39", : "GPP_vGPIO_PCIE_0", "GPP_vGPIO_PCIE_0", : "GPP_vGPIO_PCIE_1", "GPP_vGPIO_PCIE_1", : "GPP_vGPIO_PCIE_2", "GPP_vGPIO_PCIE_2", : "GPP_vGPIO_PCIE_3", "GPP_vGPIO_PCIE_3", : "GPP_vGPIO_PCIE_4", "GPP_vGPIO_PCIE_4", : "GPP_vGPIO_PCIE_5", "GPP_vGPIO_PCIE_5", : "GPP_vGPIO_PCIE_6", "GPP_vGPIO_PCIE_6", : "GPP_vGPIO_PCIE_7", "GPP_vGPIO_PCIE_7", : "GPP_vGPIO_PCIE_8", "GPP_vGPIO_PCIE_8", : "GPP_vGPIO_PCIE_9", "GPP_vGPIO_PCIE_9", : "GPP_vGPIO_PCIE_10", "GPP_vGPIO_PCIE_10", : "GPP_vGPIO_PCIE_11", "GPP_vGPIO_PCIE_11", : "GPP_vGPIO_PCIE_12", "GPP_vGPIO_PCIE_12", : "GPP_vGPIO_PCIE_13", "GPP_vGPIO_PCIE_13", : "GPP_vGPIO_PCIE_14", "GPP_vGPIO_PCIE_14", : "GPP_vGPIO_PCIE_15", "GPP_vGPIO_PCIE_15", : "GPP_vGPIO_PCIE_16", "GPP_vGPIO_PCIE_16", : "GPP_vGPIO_PCIE_17", "GPP_vGPIO_PCIE_17", : "GPP_vGPIO_PCIE_18", "GPP_vGPIO_PCIE_18", : "GPP_vGPIO_PCIE_19", "GPP_vGPIO_PCIE_19", : "GPP_vGPIO_PCIE_20", "GPP_vGPIO_PCIE_20", : "GPP_vGPIO_PCIE_21", "GPP_vGPIO_PCIE_21", : "GPP_vGPIO_PCIE_22", "GPP_vGPIO_PCIE_22", : "GPP_vGPIO_PCIE_23", "GPP_vGPIO_PCIE_23", : "GPP_vGPIO_PCIE_24", "GPP_vGPIO_PCIE_24", : "GPP_vGPIO_PCIE_25", "GPP_vGPIO_PCIE_25", : "GPP_vGPIO_PCIE_26", "GPP_vGPIO_PCIE_26", : "GPP_vGPIO_PCIE_27", "GPP_vGPIO_PCIE_27", : "GPP_vGPIO_PCIE_28", "GPP_vGPIO_PCIE_28", : "GPP_vGPIO_PCIE_29", "GPP_vGPIO_PCIE_29", : "GPP_vGPIO_PCIE_30", "GPP_vGPIO_PCIE_30", : "GPP_vGPIO_PCIE_31", "GPP_vGPIO_PCIE_31", : "GPP_vGPIO_PCIE_32", "GPP_vGPIO_PCIE_32", : "GPP_vGPIO_PCIE_33", "GPP_vGPIO_PCIE_33", : "GPP_vGPIO_PCIE_34", "GPP_vGPIO_PCIE_34", : "GPP_vGPIO_PCIE_35", "GPP_vGPIO_PCIE_35", : "GPP_vGPIO_PCIE_36", "GPP_vGPIO_PCIE_36", : "GPP_vGPIO_PCIE_37", "GPP_vGPIO_PCIE_37", : "GPP_vGPIO_PCIE_38", "GPP_vGPIO_PCIE_38", : "GPP_vGPIO_PCIE_39", "GPP_vGPIO_PCIE_39", : "GPP_vGPIO_PCIE_40", "GPP_vGPIO_PCIE_40", : "GPP_vGPIO_PCIE_41", "GPP_vGPIO_PCIE_41", : "GPP_vGPIO_PCIE_42", "GPP_vGPIO_PCIE_42", : "GPP_vGPIO_PCIE_43", "GPP_vGPIO_PCIE_43", : "GPP_vGPIO_PCIE_44", "GPP_vGPIO_PCIE_44", : "GPP_vGPIO_PCIE_45", "GPP_vGPIO_PCIE_45", : "GPP_vGPIO_PCIE_46", "GPP_vGPIO_PCIE_46", : "GPP_vGPIO_PCIE_47", "GPP_vGPIO_PCIE_47", : "GPP_vGPIO_PCIE_48", "GPP_vGPIO_PCIE_48", : "GPP_vGPIO_PCIE_49", "GPP_vGPIO_PCIE_49", : "GPP_vGPIO_PCIE_50", "GPP_vGPIO_PCIE_50", : "GPP_vGPIO_PCIE_51", "GPP_vGPIO_PCIE_51", : "GPP_vGPIO_PCIE_52", "GPP_vGPIO_PCIE_52", : "GPP_vGPIO_PCIE_53", "GPP_vGPIO_PCIE_53", : "GPP_vGPIO_PCIE_54", "GPP_vGPIO_PCIE_54", : "GPP_vGPIO_PCIE_55", "GPP_vGPIO_PCIE_55", : "GPP_vGPIO_PCIE_56", "GPP_vGPIO_PCIE_56", : "GPP_vGPIO_PCIE_57", "GPP_vGPIO_PCIE_57", : "GPP_vGPIO_PCIE_58", "GPP_vGPIO_PCIE_58", : "GPP_vGPIO_PCIE_59", "GPP_vGPIO_PCIE_59", : "GPP_vGPIO_PCIE_60", "GPP_vGPIO_PCIE_60", : "GPP_vGPIO_PCIE_61", "GPP_vGPIO_PCIE_61", : "GPP_vGPIO_PCIE_62", "GPP_vGPIO_PCIE_62", : "GPP_vGPIO_PCIE_63", "GPP_vGPIO_PCIE_63", : "GPP_vGPIO_PCIE_64", "GPP_vGPIO_PCIE_64", : "GPP_vGPIO_PCIE_65", "GPP_vGPIO_PCIE_65", : "GPP_vGPIO_PCIE_66", "GPP_vGPIO_PCIE_66", : "GPP_vGPIO_PCIE_67", "GPP_vGPIO_PCIE_67", : "GPP_vGPIO_PCIE_68", "GPP_vGPIO_PCIE_68", : "GPP_vGPIO_PCIE_69", "GPP_vGPIO_PCIE_69", : "GPP_vGPIO_PCIE_70", "GPP_vGPIO_PCIE_70", : "GPP_vGPIO_PCIE_71", "GPP_vGPIO_PCIE_71", : "GPP_vGPIO_PCIE_72", "GPP_vGPIO_PCIE_72", : "GPP_vGPIO_PCIE_73", "GPP_vGPIO_PCIE_73", : "GPP_vGPIO_PCIE_74", "GPP_vGPIO_PCIE_74", : "GPP_vGPIO_PCIE_75", "GPP_vGPIO_PCIE_75", : "GPP_vGPIO_PCIE_76", "GPP_vGPIO_PCIE_76", : "GPP_vGPIO_PCIE_77", "GPP_vGPIO_PCIE_77", : "GPP_vGPIO_PCIE_78", "GPP_vGPIO_PCIE_78", : "GPP_vGPIO_PCIE_79", "GPP_vGPIO_PCIE_79", : "GPP_CPU_RSVD_40", "GPP_CPU_RSVD_40", : "GPP_CPU_RSVD_41", "GPP_CPU_RSVD_41", : "GPP_CPU_RSVD_42", "GPP_CPU_RSVD_42", : "GPP_CPU_RSVD_43", "GPP_CPU_RSVD_43", : "GPP_CPU_RSVD_44", "GPP_CPU_RSVD_44", : "GPP_CPU_RSVD_45", "GPP_CPU_RSVD_45", : "GPP_CPU_RSVD_46", "GPP_CPU_RSVD_46", : "GPP_CPU_RSVD_47", "GPP_CPU_RSVD_47", : "GPP_vGPIO_PCIE_80", "GPP_vGPIO_PCIE_80", : "GPP_vGPIO_PCIE_81", "GPP_vGPIO_PCIE_81", : "GPP_vGPIO_PCIE_82", "GPP_vGPIO_PCIE_82", : "GPP_vGPIO_PCIE_83", "GPP_vGPIO_PCIE_83",
Indentation
Ack
https://review.coreboot.org/c/coreboot/+/66825/comment/dc3538dd_ec878b83 PS6, Line 577: &alderlake_pch_p_group_d, : &alderlake_pch_p_group_reserved, : &alderlake_pch_p_group_vgpio,
Indentation
Ack
https://review.coreboot.org/c/coreboot/+/66825/comment/6299aefd_1c51c60f PS6, Line 591: &alderlake_pch_p_group_pcie_vgpio,
Indentation
Ack
https://review.coreboot.org/c/coreboot/+/66825/comment/12da2473_4ac818c2 PS6, Line 603: &alderlake_pch_p_group_f, : &alderlake_pch_p_group_hvcmos, : &alderlake_pch_p_group_e,
Indentation
Ack
https://review.coreboot.org/c/coreboot/+/66825/comment/efa62fa6_ce133495 PS6, Line 616: &alderlake_pch_p_group_r,
Indentation
Ack
File util/inteltool/inteltool.c:
https://review.coreboot.org/c/coreboot/+/66825/comment/48d9c579_bc8de408 PS6, Line 173: { PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_ADL_P,
There are many many more IDs here for ADP and RPP eSPI. But... […]
I copied these ID's to `inteltool.h` like it was done for other devices.
-
Kacper Stojek (Code Review)