Rex-BC Chen has uploaded this change for review. ( https://review.coreboot.org/c/coreboot/+/60002 )
Change subject: mb/google/corsola: setup open-drain ChromeOS pins ......................................................................
mb/google/corsola: setup open-drain ChromeOS pins
Set GPIOs as input and high-z mode including: GPIO_SAR_INT_ODL/GPIO_BT_WAKE_AP_ODL/GPIO_WIFI_INT_ODL GPIO_DPBRDG_INT_ODL/GPIO_EDPBRDG_INT_ODL/GPIO_EC_AP_HPD_OD GPIO_TCHPAD_INT_ODL/GPIO_TCHSCR_INT_1V8_ODL/GPIO_EC_AP_INT_ODL GPIO_EC_IN_RW_ODL/GPIO_GSC_AP_INT_ODL/GPIO_AP_WP_ODL GPIO_HP_INT_ODL/GPIO_PEN_EJECT_OD/GPIO_UCAM_DET_ODL
BUG=b:209342636 TEST=build pass
Signed-off-by: Rex-BC Chen rex-bc.chen@mediatek.com Change-Id: Ib55a773bb63404a1b952f7e7645eb7aba6638b00 --- M src/mainboard/google/corsola/bootblock.c M src/mainboard/google/corsola/chromeos.c M src/mainboard/google/corsola/gpio.h 3 files changed, 46 insertions(+), 19 deletions(-)
git pull ssh://review.coreboot.org:29418/coreboot refs/changes/02/60002/1
diff --git a/src/mainboard/google/corsola/bootblock.c b/src/mainboard/google/corsola/bootblock.c index 0b03d04..71f1d36 100644 --- a/src/mainboard/google/corsola/bootblock.c +++ b/src/mainboard/google/corsola/bootblock.c @@ -12,5 +12,5 @@ mtk_spi_init(CONFIG_DRIVER_TPM_SPI_BUS, SPI_PAD0_MASK, 1 * MHz, 0); mtk_snfc_init(SPI_NOR_GPIO_SET1); setup_chromeos_gpios(); - gpio_eint_configure(GPIO_GSC_AP_INT, IRQ_TYPE_EDGE_RISING); + gpio_eint_configure(GPIO_GSC_AP_INT_ODL, IRQ_TYPE_EDGE_RISING); } diff --git a/src/mainboard/google/corsola/chromeos.c b/src/mainboard/google/corsola/chromeos.c index 847569e..ab54239 100644 --- a/src/mainboard/google/corsola/chromeos.c +++ b/src/mainboard/google/corsola/chromeos.c @@ -9,20 +9,35 @@
void setup_chromeos_gpios(void) { - gpio_input(GPIO_WP); - gpio_input_pullup(GPIO_EC_AP_INT); - gpio_input_pullup(GPIO_EC_IN_RW); - gpio_input_pullup(GPIO_GSC_AP_INT); - gpio_output(GPIO_EN_SPK, 0); + /* Setup open-drain pins */ + gpio_input(GPIO_SAR_INT_ODL); + gpio_input(GPIO_BT_WAKE_AP_ODL); + gpio_input(GPIO_WIFI_INT_ODL); + gpio_input(GPIO_DPBRDG_INT_ODL); + gpio_input(GPIO_EDPBRDG_INT_ODL); + gpio_input(GPIO_EC_AP_HPD_OD); + gpio_input(GPIO_TCHPAD_INT_ODL); + gpio_input(GPIO_TCHSCR_INT_1V8_ODL); + gpio_input(GPIO_EC_AP_INT_ODL); + gpio_input(GPIO_EC_IN_RW_ODL); + gpio_input(GPIO_GSC_AP_INT_ODL); + gpio_input(GPIO_AP_WP_ODL); + gpio_input(GPIO_HP_INT_ODL); + gpio_input(GPIO_PEN_EJECT_OD); + gpio_input(GPIO_UCAM_DET_ODL); + + /* Setup GPO */ gpio_output(GPIO_RESET, 0); + gpio_output(GPIO_XHCI_DONE, 0); + gpio_output(GPIO_EN_SPK, 0); }
void fill_lb_gpios(struct lb_gpios *gpios) { struct lb_gpio chromeos_gpios[] = { - {GPIO_EC_AP_INT.id, ACTIVE_LOW, -1, "EC interrupt"}, - {GPIO_EC_IN_RW.id, ACTIVE_LOW, -1, "EC in RW"}, - {GPIO_GSC_AP_INT.id, ACTIVE_HIGH, -1, "TPM interrupt"}, + {GPIO_EC_AP_INT_ODL.id, ACTIVE_LOW, -1, "EC interrupt"}, + {GPIO_EC_IN_RW_ODL.id, ACTIVE_LOW, -1, "EC in RW"}, + {GPIO_GSC_AP_INT_ODL.id, ACTIVE_HIGH, -1, "TPM interrupt"}, {GPIO_EN_SPK.id, ACTIVE_HIGH, -1, "speaker enable"}, }; lb_add_gpios(gpios, chromeos_gpios, ARRAY_SIZE(chromeos_gpios)); @@ -31,10 +46,10 @@ int get_ec_is_trusted(void) { /* EC is trusted if not in RW. This is active low. */ - return !!gpio_get(GPIO_EC_IN_RW); + return !!gpio_get(GPIO_EC_IN_RW_ODL); }
int tis_plat_irq_status(void) { - return gpio_eint_poll(GPIO_GSC_AP_INT); + return gpio_eint_poll(GPIO_GSC_AP_INT_ODL); } diff --git a/src/mainboard/google/corsola/gpio.h b/src/mainboard/google/corsola/gpio.h index 78dd252..f3bf5c9 100644 --- a/src/mainboard/google/corsola/gpio.h +++ b/src/mainboard/google/corsola/gpio.h @@ -5,14 +5,26 @@
#include <soc/gpio.h>
-#define GPIO_EC_AP_INT GPIO(EINT13) -#define GPIO_WP GPIO(EINT16) -#define GPIO_BEEP_ON GPIO(PERIPHERAL_EN4) -#define GPIO_XHCI_DONE GPIO(PERIPHERAL_EN1) -#define GPIO_EC_IN_RW GPIO(EINT14) -#define GPIO_GSC_AP_INT GPIO(EINT15) -#define GPIO_EN_SPK GPIO(PERIPHERAL_EN3) -#define GPIO_RESET GPIO(PERIPHERAL_EN0) +#define GPIO_SAR_INT_ODL GPIO(EINT5) +#define GPIO_BT_WAKE_AP_ODL GPIO(EINT6) +#define GPIO_WIFI_INT_ODL GPIO(EINT7) +#define GPIO_DPBRDG_INT_ODL GPIO(EINT8) +#define GPIO_EDPBRDG_INT_ODL GPIO(EINT9) +#define GPIO_EC_AP_HPD_OD GPIO(EINT10) +#define GPIO_TCHPAD_INT_ODL GPIO(EINT11) +#define GPIO_TCHSCR_INT_1V8_ODL GPIO(EINT12) +#define GPIO_EC_AP_INT_ODL GPIO(EINT13) +#define GPIO_EC_IN_RW_ODL GPIO(EINT14) +#define GPIO_GSC_AP_INT_ODL GPIO(EINT15) +#define GPIO_AP_WP_ODL GPIO(EINT16) +#define GPIO_HP_INT_ODL GPIO(EINT17) +#define GPIO_PEN_EJECT_OD GPIO(EINT18) +#define GPIO_UCAM_DET_ODL GPIO(CAM_CLK2) + +#define GPIO_RESET GPIO(PERIPHERAL_EN0) +#define GPIO_XHCI_DONE GPIO(PERIPHERAL_EN1) +#define GPIO_EN_SPK GPIO(PERIPHERAL_EN3) +#define GPIO_BEEP_ON GPIO(PERIPHERAL_EN4)
void setup_chromeos_gpios(void);