<html>
  <head>
    <meta content="text/html; charset=UTF-8" http-equiv="Content-Type">
  </head>
  <body text="#000000" bgcolor="#FFFFFF">
    <div class="moz-cite-prefix">Thanks Marc and Kyösti for your hints.<br>
      <br>
      As I'm just discovering coreboot and its multiple possibilities,
      please apologize if my questions seems "too simple"... ;-)<br>
      <br>
      A) UART Type<br>
      -------------------<br>
      From Kconfig file in ./src/drivers/uart, the valid ID for the
      oxpcie is 1415:c158.<br>
      I can obtain this ID on my Startech board only when I strapped it
      as "native UART" (Startech documentation), that is :
      memory-mapped.<br>
      <br>
      From Kconfig file in ./src/console, there is following sentence :
      "Supporting multiple different types of UARTs in one build is not
      supported.".<br>
      Q: Am I correct if I translate this like : "Use only memory-mapped
      or IO-mapped UARTs, but not both at the same time." ?<br>
      <br>
      <br>
      B) Memory-mapped UART required options<br>
      --------------------------------------------------------------<br>
      From the answers received, I would say that the required options
      (in make menuconfig) would be:<br>
      - In "Generic Drivers": validate Oxford OXPCIe952 and de-validate
      "Serial Port on SuperIO".<br>
      <br>
      - In "Devices": Set the device and function numbers of the PCie
      bridge, behind which is connected the Startech board. On Mohon
      Peak, it's D1-F0.<br>
      Q: What about the MMIO window base ? Is it the memory address of
      the UARTs, defined by the values in the BAR registers ?<br>
      <br>
      - in "Console": Validate "Serial Port Console Output".<br>
      Q: What about the index of the "Serial Port console output" ?
      IMHO, there are only valid for IO-mapped UART. Correct ?<br>
      <br>
      Q: Am I missing anything ?<br>
      <br>
      Thanks in advance for the time you want to spent on it.<br>
      Regards,<br>
      Patrick<br>
      <br>
      Le 06/03/2015 19:01, Marc Jones a écrit :<br>
    </div>
    <blockquote
cite="mid:CALrs_3iXA0BDZhQEUovv_0bZkb=NbyzJSJseq0axRq7z2oDAzg@mail.gmail.com"
      type="cite">
      <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
      <div dir="ltr">Hi Patrick,<br>
        <br>
        <div>You can look at the Oxford pcie card and 8250MEM drivers
          for reference:</div>
        <div>src/drivers/uart/oxpcie*<br>
        </div>
        <div>src/drivers/uart/uart8250mem*<br>
        </div>
        <div><br>
        </div>
        <div>Marc</div>
        <div><br>
        </div>
        <div><br>
        </div>
      </div>
      <br>
      <div class="gmail_quote">On Fri, Mar 6, 2015 at 9:37 AM Patrick
        Agrain <<a moz-do-not-send="true"
          href="mailto:patrick.agrain@alcatel-lucent.com">patrick.agrain@alcatel-lucent.com</a>>
        wrote:<br>
        <blockquote class="gmail_quote" style="margin:0 0 0
          .8ex;border-left:1px #ccc solid;padding-left:1ex">Hello
          everybody,<br>
          <br>
          Do you think that it would be possible to output the console
          messages<br>
          from coreboot (seabios) on another UART port (strapped to be
          visible on<br>
          Memory-based space or IO Space) connected on a PCIe slot ?<br>
          <br>
          I've purchased a StarTech UART board with an OXPCIe952 chip,
          with the<br>
          same IDs as visible in ./src/drivers/uart/oxpcie.c.<br>
          <br>
          On<br>
          <a moz-do-not-send="true"
href="http://www.coreboot.org/Serial_console#PCIe.2FMini_PCIe_based_serial_cards"
            target="_blank">http://www.coreboot.org/Serial_console#PCIe.2FMini_PCIe_based_serial_cards</a>,<br>
          what is behind the sentence:<br>
          "In order to use the card for romstage debugging, minimal
          setup of the<br>
          PCIe bridge and the MPEX2S952 have to be added to romstage.c"
          ?<br>
          <br>
          Thanks in advance.<br>
          Best regards,<br>
          Patrick Agrain<br>
          <br>
          --<br>
          coreboot mailing list: <a moz-do-not-send="true"
            href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
          <a moz-do-not-send="true"
            href="http://www.coreboot.org/mailman/listinfo/coreboot"
            target="_blank">http://www.coreboot.org/mailman/listinfo/coreboot</a><br>
        </blockquote>
      </div>
    </blockquote>
    <br>
  </body>
</html>