<html>
<head>
<style>
.hmmessage P
{
margin:0px;
padding:0px
}
body.hmmessage
{
font-size: 10pt;
font-family:Verdana
}
</style>
</head>
<body class='hmmessage'>
It seems that the chipset is nVidia nVidia Corporation MCP55 .<BR> <BR>> Date: Tue, 11 Aug 2009 16:12:39 +0200<BR>> From: Maximilian.Thuermer@ziti.uni-heidelberg.de<BR>> To: coreboot@coreboot.org<BR>> Subject: [coreboot] Tyan S2912[Fam10] HTX problem<BR>> <BR>> Hi all,<BR>> <BR>> I am trying to get an HTX plug in card running on a Tyan S2912 Fam10 System.<BR>> I tried both Barcelona and Shanghai CPUs and both system setups ended<BR>> booting<BR>> during PCI scanning.<BR>> I am not familiar with the PCI subsystem and the procedures of coreboot<BR>> regarding<BR>> this matter, but when scanning through the code, I do not even see why<BR>> the last<BR>> line is printed out twice whereas the procedure including the printout<BR>> only gets called<BR>> once with the specified parameters. Does anyone have an idea where I<BR>> could start<BR>> searching for a possible solution to my problem.<BR>> <BR>> Thanks for the help in advance,<BR>> <BR>> Maximilian Thuermer<BR>> <BR>> <BR>> <BR>> coreboot-2.0.0-r4380:4526M_Fallback Tue Aug 11 15:51:58 CEST 2009<BR>> starting...<BR>> <BR>> BSP Family_Model: 00100f42<BR>> *sysinfo range: [000cc000,000cdfa0]<BR>> bsp_apicid = 00<BR>> cpu_init_detectedx = 00000000<BR>> microcode: rev id not found. Skipping microcode patch!<BR>> cpuSetAMDMSR done<BR>> Enter amd_ht_init()<BR>> AMD_CB_EventNotify()<BR>> event class: 05<BR>> event: 1004<BR>> data: 04 00 00 01<BR>> AMD_CB_ManualBUIDSwapList()<BR>> AMD_CB_EventNotify()<BR>> event class: 05<BR>> event: 2006<BR>> data: 04 00 02 ff<BR>> Exit amd_ht_init()<BR>> cpuSetAMDPCI 00<BR>> On node 0, link 0 isOn node 0, link 1 isOn node 0, link 2 isOn node 0,<BR>> link 0 isOn node 0, link 1 isOn node 0, link 2 isOn node 0, link 0 e<BR>> cpuSetAMDPCI 01<BR>> On node 1, link 0 isOn node 1, link 1 isOn node 1, link 2 isOn node 1,<BR>> link 0 isOn node 1, link 1 isOn node 1, link 2 isOn node 1, link 0 e<BR>> Prep FID/VID Node:00<BR>> F3x80: e600a681<BR>> F3x84: a0e641e6<BR>> F3xD4: c3310f24<BR>> F3xD8: 03000916<BR>> F3xDC: 00005334<BR>> Prep FID/VID Node:01<BR>> F3x80: e600a681<BR>> F3x84: a0e641e6<BR>> F3xD4: c3310f24<BR>> F3xD8: 03000916<BR>> F3xDC: 00005334<BR>> setup_remote_node: 01 done<BR>> Start node 01 done.<BR>> Wait all core0s started<BR>> Core0 started on node: 01<BR>> Wait all core0s started done<BR>> start_other_cores()<BR>> init node: 00 cores: 03<BR>> Start other core - nodeid: 00 cores: 03<BR>> init node: 01 cores: 03<BR>> reexx other core - nodeid: 01 cores: cco0coorr3e<BR>> -: x::s t: a r- ----t--e-d - { { a { p A A<BR>> aPPApIIPCiCIIcICiDDI d D =:= = F000o12 u 3 NnNONdODO DDE3EIEI IDDD w =<BR>> =or =x<BR>> :<BR>> <BR>> <BR>> 0rroo2o1---mm--Pm-i -ii-cc cs- trr{{r o{aoo c c rc<BR>> toAoAoPdAedPdIeIePde::C:C:II C I DrDrIr01e e eD v=vv=A P = ii i<BR>> ddsdc8 t 410<BR>> oo 3}}ccc}<BR>> pp odB-dd----ee-ee -- g-ip<BR>> <BR>> na<BR>> Vccrrtt cccFhhhImmmi!Dii!!<BR>> <BR>> r<BR>> n!8!nd dDooccccpp ccpououuModSSdSdSeeeeRee:t:t:t 0A A A<BR>> rMrxMrMeDeDecDM0vMvMv SS0 S iRiiRR1d 0 dd 0 7nnnooo1tt tF F0I dI<BR>> fXxXffoooM0Monn<BR>> coctcoawd 0.C0.C.i P P0nSiU0SUSk kt 3kiV<BR>> iVi_fe0pepppprpirxis4isidnvni0nigogigo0 n3 n dm_m 6m<BR>> iuiaiu04ncncpcr(r0krkonoso no<BR>> is owodnddgnF ee Iee o1 oDVrppr)pa I aa ttntaDnc ococphihotht! !c!n<BR>> d<BR>> Bu<BR>> teettPetpcccpPpp ppuuo,uo01rSSr SAte<BR>> SMiM edFAAIdAM!!IMMCDD_D DM<BR>> S<BR>> ! ISdR:RRDFF I IXXo0MM0nEE<BR>> eV ! FFAIPdC IoPCXX:MUPM ne0E UE!!1V<BR>> CC<BR>> nw awnongnsnUiUsiBtS o i_PVnVoe enfufr irsiudsnndvikii onokn=onndw o_<BR>> u1waunn0pn n(7kok n0rnos 0orto<BR>> tgrn1t ote F1t ooos rru) s n unudapnop ppo3piottcor <BR>> trsswiutuodeper:dpkd !ppc! ooi<BR>> e<BR>> <BR>> MVeFFcdIdFIo!X!I rM XDEe<BR>> sEI<BR>> o!! D FFIIC o XPCnoXPU nMM Un EEA o!!VdV ePCeCr:ePrs Pisc0UU1i<BR>> ene VVn<BR>> t Wra rusniusiiktnokon nfnno woo uunrwnnn kA konPonro rowwns nnnot<BR>> ao to gtorrse s u n1unpop:potto p raosrstpu_tuepdaeppp!pdo!o irc r<BR>> teed<BR>> En FddI !dX=! oM<BR>> e!<BR>> <BR>> FFIIC<BR>> ng ko PrXXiMMUenEi aE!!tVd b _eCraCfPscPiUdikU vo V=Vine <BR>> edr_u1rssan0i1ipkon0o(nso7n tw0uuan1n<BR>> eauppken1r noo) cwow nnomna ptm ooi ornrcs u_ indpfno:piott od (<BR>> 0rstps3u<BR>> drttVdcpkpF!o eoIrD<BR>> n0E )e eIF=IdDd! X! o1M<BR>> !<BR>> PX: 70 FA dCIP0o<BR>> ie UMnE e0W!aV<BR>> C<BR>> r tri sPnifiUtoo V_rne f iArusndPi kvinosntdo_w aagnun pe( konrs1o:<BR>> tanw nago tpe1_o rs)a p uapinocppioticdr sti d=uepd: p2! 8 o<BR>> t1<BR>> <BR>> EFFIdIX! MDV<BR>> !ID FI CXoPnUM E!VAP eCr: Ps8Ui o1Vn<BR>> rerusniknoonw unn korn ownno t osru npopotr tsuepdp! o<BR>> te ddo! ne<BR>> <BR>> uIiXnMitE_!f CiPdUvi dVe_rasp(isont augen1k)no wapni cori dn: o0t 2s<BR>> FpIpDorVtIDe do! n<BR>> AP d: o0ne2<BR>> <BR>> n irt_efaidbdavicdk_ =a p2(s0t10a7g0e11)<BR>> ( acpiocmimodn:_ 4f1id<BR>> 1pFIaDcVkeIdD) o n= 1A0P:7 040<BR>> <BR>> Wait for AP stage 1: ap_apicid = 3<BR>> readback = 3010701<BR>> common_fid(packed) = 10700<BR>> common_fid = 10700<BR>> FID Change Node:00, F3xD4: c3310f27<BR>> FID Change Node:01, F3xD4: c3310f27<BR>> End FIDVIDMSR 0xc0010071 0x00800003 0x30036040<BR>> mcp55_num:01<BR>> ...WARM RESET...<BR>> <BR>> <BR>> <BR>> <BR>> coreboot-2.0.0-r4380:4526M_Fallback Tue Aug 11 15:51:58 CEST 2009<BR>> starting...<BR>> <BR>> BSP Family_Model: 00100f42<BR>> *sysinfo range: [000cc000,000cdfa0]<BR>> bsp_apicid = 00<BR>> cpu_init_detectedx = 00000000<BR>> microcode: rev id not found. Skipping microcode patch!<BR>> cpuSetAMDMSR done<BR>> Enter amd_ht_init()<BR>> AMD_CB_EventNotify()<BR>> event class: 05<BR>> event: 1004<BR>> data: 04 00 00 01<BR>> AMD_CB_ManualBUIDSwapList()<BR>> AMD_CB_EventNotify()<BR>> event class: 05<BR>> event: 2006<BR>> data: 04 00 02 ff<BR>> Exit amd_ht_init()<BR>> cpuSetAMDPCI 00<BR>> On node 0, link 0 isOn node 0, link 1 isOn node 0, link 2 isOn node 0,<BR>> link 0 isOn node 0, link 1 isOn node 0, link 2 isOn node 0, link 0 e<BR>> cpuSetAMDPCI 01<BR>> On node 1, link 0 isOn node 1, link 1 isOn node 1, link 2 isOn node 1,<BR>> link 0 isOn node 1, link 1 isOn node 1, link 2 isOn node 1, link 0 e<BR>> Prep FID/VID Node:00<BR>> F3x80: e600a681<BR>> F3x84: a0e641e6<BR>> F3xD4: c3310f27<BR>> F3xD8: 03000916<BR>> F3xDC: 00005334<BR>> Prep FID/VID Node:01<BR>> F3x80: e600a681<BR>> F3x84: a0e641e6<BR>> F3xD4: c3310f27<BR>> F3xD8: 03000916<BR>> F3xDC: 00005334<BR>> setup_remote_node: 01 done<BR>> Start node 01 done.<BR>> Wait all core0s started<BR>> Core0 started on node: 01<BR>> Wait all core0s started done<BR>> start_other_cores()<BR>> init node: 00 cores: 03<BR>> Start other core - nodeid: 00 cores: 03<BR>> init node: 01 cores: 03<BR>> Start other core - nodeid: 01 cores: ccc0o3oorrr<BR>> x:-xxxs::: ta r-t-----e-d -- { a{ { p <BR>> AaAPApPIPIiCICcICiIDIDd D= : = = F0o300 uNn12dO DNNE3OOIDD DwEEo<BR>> IIr=DD k -<BR>> -<BR>> ::-<BR>> <BR>> 2c3o1}d}r-c--P-r-m-m si o i {ctc{c{ o rar rod <BR>> oAcAtceAP:PoPeoddI IdICeCe:CrIeI:I: 0 DvD D r1r =i=eAe= v d vP iniscc<BR>> -cc }r o e o<BR>> t - --p-ooB--e-a-ddee<BR>> c<BR>> <BR>> tFmmmiciia! t<BR>> oocc cIchDhcccrV!rrp!<BR>> ScD<BR>> fo oooeccdpddptMeASueeu:S:MRS: e e D rM0rtrteAeSxeAvMvMvRc0 D D<BR>> iM0iMidSddS1 R R0 nd nn 0oo7oot1ttn ef0 fFodxoI<BR>> !0d.i. t un0inE8ndned.<BR>> gcnoodpd 0 C0S_SikfkSnP0iU3iikiit dppp_0Vvppifxeiipnini3rdgs_ngd0 v0<BR>> isg tmi3moinmaid60_c igcre4srucrno20toc aokc oao<BR>> !:t e2dweieen c E an pipadppdoatrt:ai Fcc c tc0Iihnh!o!h3Dd<BR>> <BR>> I<BR>> s<BR>> upuSoRcucppM1pcupS<BR>> 1SRSR Ser eStet0txeAtAdcMAMD!0DMDM 0MMS<BR>> 0 0R F I7X1M E0F!x d0dI oC0oXM8Pnne0UeE!<BR>> 0V<BR>> kssoe0iinr3PnUiis 0ttiVox__fen3fiir 0d0dsuv0vinik3iondn0d_ _o0acuawpn np((<BR>> :epp ottrmaca wngpgn oe5e1ot15)_r ) n s aaunupppmotipi: 0cocis1irdtud<BR>> te do!8cr 11<BR>> <BR>> <BR>> MVIFFFI!II XDDV<BR>> oneEIDD!F I oCoXMnPnE U A!A P PV:eC: rP 8csU 11iV<BR>> <BR>> te r suinoknno uwnn knoor wnn otor sunpotpo rsutpedpo!r<BR>> n d d! o<BR>> Fe<BR>> IXinMEi!t_ fCPidUv Vied_rssitaogn e2u nkapniowcnid o:r 0 2no<BR>> t supported!<BR>> done<BR>> init_fidvid_ap(stage1) apicid: 41<BR>> FIDVID on AP: 41<BR>> fill_mem_ctrl()<BR>> enable_smbus()<BR>> raminit_amdmct()<BR>> raminit_amdmct begin:<BR>> mctAutoInitMCT_D: mct_init Node 00000000<BR>> mctAutoInitMCT_D: clear_legacy_Mode<BR>> mctAutoInitMCT_D: mct_InitialMCT_D<BR>> mct_InitialMCT_D: Set Cl, Wb<BR>> mctAutoInitMCT_D: mctSMBhub_Init<BR>> mctAutoInitMCT_D: mct_initDCT<BR>> mct_initDCT: DCTInit_D 0<BR>> DIMMPresence: i=00000000<BR>> DIMMPresence: smbaddr=00000050<BR>> DIMMPresence: i=00000001<BR>> DIMMPresence: smbaddr=00000051<BR>> DIMMPresence: i=00000002<BR>> DIMMPresence: smbaddr=00000052<BR>> DIMMPresence: i=00000003<BR>> DIMMPresence: smbaddr=00000053<BR>> DIMMPresence: i=00000004<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: i=00000005<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: i=00000006<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: i=00000007<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: DIMMValid=0000000c<BR>> DIMMPresence: DIMMPresent=0000000c<BR>> DIMMPresence: RegDIMMPresent=0000000c<BR>> DIMMPresence: DimmECCPresent=0000000c<BR>> DIMMPresence: DimmPARPresent=0000000c<BR>> DIMMPresence: Dimmx4Present=00000000<BR>> DIMMPresence: Dimmx8Present=0000000c<BR>> DIMMPresence: Dimmx16Present=00000000<BR>> DIMMPresence: DimmPlPresent=0000000c<BR>> DIMMPresence: DimmDRPresent=0000000c<BR>> DIMMPresence: DimmQRPresent=00000000<BR>> DIMMPresence: DATAload[0]=00000002<BR>> DIMMPresence: MAload[0]=00000010<BR>> DIMMPresence: MAdimms[0]=00000001<BR>> DIMMPresence: DATAload[1]=00000002<BR>> DIMMPresence: MAload[1]=00000010<BR>> DIMMPresence: MAdimms[1]=00000001<BR>> DIMMPresence: Status 00001007<BR>> DIMMPresence: ErrStatus 00000000<BR>> DIMMPresence: ErrCode 00000000<BR>> DIMMPresence: Done<BR>> DCTInit_D: mct_DIMMPresence Done<BR>> SPDCalcWidth: Status 00001007<BR>> SPDCalcWidth: ErrStatus 00000010<BR>> SPDCalcWidth: ErrCode 00000000<BR>> SPDCalcWidth: Done<BR>> DCTInit_D: mct_SPDCalcWidth Done<BR>> SPDGetTCL_D: DIMMCASL 00000003<BR>> SPDGetTCL_D: DIMMAutoSpeed 00000003<BR>> SPDGetTCL_D: Status 00001007<BR>> SPDGetTCL_D: ErrStatus 00000010<BR>> SPDGetTCL_D: ErrCode 00000000<BR>> SPDGetTCL_D: Done<BR>> AutoCycTiming: DramTimingLo 0069ca24<BR>> AutoCycTiming: DramTimingHi 01020300<BR>> AutoCycTiming: Status 00001007<BR>> AutoCycTiming: ErrStatus 00000010<BR>> AutoCycTiming: ErrCode 00000000<BR>> AutoCycTiming: Done<BR>> DCTInit_D: AutoCycTiming_D Done<BR>> AutoConfig_D: DCT: 00000000<BR>> SPDSetBanks: Status 00001007<BR>> SPDSetBanks: ErrStatus 00000010<BR>> SPDSetBanks: ErrCode 00000000<BR>> SPDSetBanks: Done<BR>> AfterStitch DCT0 and DCT1: DRAM Controller Select Low Register = 00008003<BR>> AfterStitch DCT0 and DCT1: DRAM Controller Select High Register = 00008000<BR>> AfterStitch pDCTstat->NodeSysBase = 00000000<BR>> mct_AfterStitchMemory: pDCTstat->NodeSysLimit 007fffff<BR>> StitchMemory: Status 00001007<BR>> StitchMemory: ErrStatus 00000010<BR>> StitchMemory: ErrCode 00000000<BR>> StitchMemory: Done<BR>> InterleaveBanks_D: Banks Interleaved InterleaveBanks_D: Status 00001007<BR>> InterleaveBanks_D: ErrStatus 00000010<BR>> InterleaveBanks_D: ErrCode 00000000<BR>> InterleaveBanks_D: Done<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000006<BR>> DramTimingLo: val=00000004<BR>> DramTimingLo: val=00000002<BR>> DramTimingLo: val=00000000<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> AutoConfig_D: DramControl: 00000005<BR>> AutoConfig_D: DramTimingLo: ef69ca24<BR>> AutoConfig_D: DramConfigMisc: 00000000<BR>> AutoConfig_D: DramConfigMisc2: 00000002<BR>> AutoConfig_D: DramConfigLo: 00080110<BR>> AutoConfig_D: DramConfigHi: 6f48800a<BR>> AutoConfig: Status 00001007<BR>> AutoConfig: ErrStatus 00000010<BR>> AutoConfig: ErrCode 00000000<BR>> AutoConfig: Done<BR>> DCTInit_D: AutoConfig_D Done<BR>> dct: 00000000<BR>> Speed: 00000003<BR>> CH_ODC_CTL: 20111222<BR>> CH_ADDR_TMG: 00000000<BR>> DCTInit_D: PlatformSpec_D Done<BR>> DCTInit_D: StartupDCT_D<BR>> StartupDCT_D: MemClkFreqVal<BR>> StartupDCT_D: DqsRcvEnTrain set<BR>> StartupDCT_D: DramInit<BR>> mct_initDCT: DCTInit_D 1<BR>> DCTInit_D: mct_DIMMPresence Done<BR>> SPDCalcWidth: Status 00001007<BR>> SPDCalcWidth: ErrStatus 00000010<BR>> SPDCalcWidth: ErrCode 00000000<BR>> SPDCalcWidth: Done<BR>> DCTInit_D: mct_SPDCalcWidth Done<BR>> AutoCycTiming: DramTimingLo 0069ca24<BR>> AutoCycTiming: DramTimingHi 01020300<BR>> AutoCycTiming: Status 00001007<BR>> AutoCycTiming: ErrStatus 00000010<BR>> AutoCycTiming: ErrCode 00000000<BR>> AutoCycTiming: Done<BR>> DCTInit_D: AutoCycTiming_D Done<BR>> AutoConfig_D: DCT: 00000001<BR>> SPDSetBanks: Status 00001007<BR>> SPDSetBanks: ErrStatus 00000010<BR>> SPDSetBanks: ErrCode 00000000<BR>> SPDSetBanks: Done<BR>> AfterStitch pDCTstat->NodeSysBase = 00000000<BR>> mct_AfterStitchMemory: pDCTstat->NodeSysLimit 00fffffe<BR>> StitchMemory: Status 00001007<BR>> StitchMemory: ErrStatus 00000010<BR>> StitchMemory: ErrCode 00000000<BR>> StitchMemory: Done<BR>> InterleaveBanks_D: Banks Interleaved InterleaveBanks_D: Status 00001007<BR>> InterleaveBanks_D: ErrStatus 00000010<BR>> InterleaveBanks_D: ErrCode 00000000<BR>> InterleaveBanks_D: Done<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000006<BR>> DramTimingLo: val=00000004<BR>> DramTimingLo: val=00000002<BR>> DramTimingLo: val=00000000<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> AutoConfig_D: DramControl: 00000005<BR>> AutoConfig_D: DramTimingLo: ef69ca24<BR>> AutoConfig_D: DramConfigMisc: 00000000<BR>> AutoConfig_D: DramConfigMisc2: 00000002<BR>> AutoConfig_D: DramConfigLo: 00080110<BR>> AutoConfig_D: DramConfigHi: 6f48800a<BR>> AutoConfig: Status 00001007<BR>> AutoConfig: ErrStatus 00000010<BR>> AutoConfig: ErrCode 00000000<BR>> AutoConfig: Done<BR>> DCTInit_D: AutoConfig_D Done<BR>> dct: 00000001<BR>> Speed: 00000003<BR>> CH_ODC_CTL: 20111222<BR>> CH_ADDR_TMG: 00000000<BR>> DCTInit_D: PlatformSpec_D Done<BR>> DCTInit_D: StartupDCT_D<BR>> StartupDCT_D: MemClkFreqVal<BR>> StartupDCT_D: DqsRcvEnTrain set<BR>> StartupDCT_D: DramInit<BR>> mctAutoInitMCT_D: mct_init Node 00000001<BR>> mctAutoInitMCT_D: clear_legacy_Mode<BR>> mctAutoInitMCT_D: mct_InitialMCT_D<BR>> mct_InitialMCT_D: Set Cl, Wb<BR>> mctAutoInitMCT_D: mctSMBhub_Init<BR>> mctAutoInitMCT_D: mct_initDCT<BR>> mct_initDCT: DCTInit_D 0<BR>> DIMMPresence: i=00000000<BR>> DIMMPresence: smbaddr=00000054<BR>> DIMMPresence: i=00000001<BR>> DIMMPresence: smbaddr=00000055<BR>> DIMMPresence: i=00000002<BR>> DIMMPresence: smbaddr=00000056<BR>> DIMMPresence: i=00000003<BR>> DIMMPresence: smbaddr=00000057<BR>> DIMMPresence: i=00000004<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: i=00000005<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: i=00000006<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: i=00000007<BR>> DIMMPresence: smbaddr=00000000<BR>> DIMMPresence: DIMMValid=0000000c<BR>> DIMMPresence: DIMMPresent=0000000c<BR>> DIMMPresence: RegDIMMPresent=0000000c<BR>> DIMMPresence: DimmECCPresent=0000000c<BR>> DIMMPresence: DimmPARPresent=0000000c<BR>> DIMMPresence: Dimmx4Present=00000000<BR>> DIMMPresence: Dimmx8Present=0000000c<BR>> DIMMPresence: Dimmx16Present=00000000<BR>> DIMMPresence: DimmPlPresent=0000000c<BR>> DIMMPresence: DimmDRPresent=0000000c<BR>> DIMMPresence: DimmQRPresent=00000000<BR>> DIMMPresence: DATAload[0]=00000002<BR>> DIMMPresence: MAload[0]=00000010<BR>> DIMMPresence: MAdimms[0]=00000001<BR>> DIMMPresence: DATAload[1]=00000002<BR>> DIMMPresence: MAload[1]=00000010<BR>> DIMMPresence: MAdimms[1]=00000001<BR>> DIMMPresence: Status 00001007<BR>> DIMMPresence: ErrStatus 00000000<BR>> DIMMPresence: ErrCode 00000000<BR>> DIMMPresence: Done<BR>> DCTInit_D: mct_DIMMPresence Done<BR>> SPDCalcWidth: Status 00001007<BR>> SPDCalcWidth: ErrStatus 00000010<BR>> SPDCalcWidth: ErrCode 00000000<BR>> SPDCalcWidth: Done<BR>> DCTInit_D: mct_SPDCalcWidth Done<BR>> SPDGetTCL_D: DIMMCASL 00000003<BR>> SPDGetTCL_D: DIMMAutoSpeed 00000003<BR>> SPDGetTCL_D: Status 00001007<BR>> SPDGetTCL_D: ErrStatus 00000010<BR>> SPDGetTCL_D: ErrCode 00000000<BR>> SPDGetTCL_D: Done<BR>> AutoCycTiming: DramTimingLo 0069ca24<BR>> AutoCycTiming: DramTimingHi 01020300<BR>> AutoCycTiming: Status 00001007<BR>> AutoCycTiming: ErrStatus 00000010<BR>> AutoCycTiming: ErrCode 00000000<BR>> AutoCycTiming: Done<BR>> DCTInit_D: AutoCycTiming_D Done<BR>> AutoConfig_D: DCT: 00000000<BR>> SPDSetBanks: Status 00001007<BR>> SPDSetBanks: ErrStatus 00000010<BR>> SPDSetBanks: ErrCode 00000000<BR>> SPDSetBanks: Done<BR>> AfterStitch DCT0 and DCT1: DRAM Controller Select Low Register = 0001a003<BR>> AfterStitch DCT0 and DCT1: DRAM Controller Select High Register = 0001a000<BR>> AfterStitch pDCTstat->NodeSysBase = 01000000<BR>> mct_AfterStitchMemory: pDCTstat->NodeSysLimit 007fffff<BR>> StitchMemory: Status 00001007<BR>> StitchMemory: ErrStatus 00000010<BR>> StitchMemory: ErrCode 00000000<BR>> StitchMemory: Done<BR>> InterleaveBanks_D: Banks Interleaved InterleaveBanks_D: Status 00001007<BR>> InterleaveBanks_D: ErrStatus 00000010<BR>> InterleaveBanks_D: ErrCode 00000000<BR>> InterleaveBanks_D: Done<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000006<BR>> DramTimingLo: val=00000004<BR>> DramTimingLo: val=00000002<BR>> DramTimingLo: val=00000000<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> AutoConfig_D: DramControl: 00000005<BR>> AutoConfig_D: DramTimingLo: ef69ca24<BR>> AutoConfig_D: DramConfigMisc: 00000000<BR>> AutoConfig_D: DramConfigMisc2: 00000002<BR>> AutoConfig_D: DramConfigLo: 00080110<BR>> AutoConfig_D: DramConfigHi: 6f48800a<BR>> AutoConfig: Status 00001007<BR>> AutoConfig: ErrStatus 00000010<BR>> AutoConfig: ErrCode 00000000<BR>> AutoConfig: Done<BR>> DCTInit_D: AutoConfig_D Done<BR>> dct: 00000000<BR>> Speed: 00000003<BR>> CH_ODC_CTL: 20111222<BR>> CH_ADDR_TMG: 00000000<BR>> DCTInit_D: PlatformSpec_D Done<BR>> DCTInit_D: StartupDCT_D<BR>> StartupDCT_D: MemClkFreqVal<BR>> StartupDCT_D: DqsRcvEnTrain set<BR>> StartupDCT_D: DramInit<BR>> mct_initDCT: DCTInit_D 1<BR>> DCTInit_D: mct_DIMMPresence Done<BR>> SPDCalcWidth: Status 00001007<BR>> SPDCalcWidth: ErrStatus 00000010<BR>> SPDCalcWidth: ErrCode 00000000<BR>> SPDCalcWidth: Done<BR>> DCTInit_D: mct_SPDCalcWidth Done<BR>> AutoCycTiming: DramTimingLo 0069ca24<BR>> AutoCycTiming: DramTimingHi 01020300<BR>> AutoCycTiming: Status 00001007<BR>> AutoCycTiming: ErrStatus 00000010<BR>> AutoCycTiming: ErrCode 00000000<BR>> AutoCycTiming: Done<BR>> DCTInit_D: AutoCycTiming_D Done<BR>> AutoConfig_D: DCT: 00000001<BR>> SPDSetBanks: Status 00001007<BR>> SPDSetBanks: ErrStatus 00000010<BR>> SPDSetBanks: ErrCode 00000000<BR>> SPDSetBanks: Done<BR>> AfterStitch pDCTstat->NodeSysBase = 01000000<BR>> mct_AfterStitchMemory: pDCTstat->NodeSysLimit 00fffffe<BR>> StitchMemory: Status 00001007<BR>> StitchMemory: ErrStatus 00000010<BR>> StitchMemory: ErrCode 00000000<BR>> StitchMemory: Done<BR>> InterleaveBanks_D: Banks Interleaved InterleaveBanks_D: Status 00001007<BR>> InterleaveBanks_D: ErrStatus 00000010<BR>> InterleaveBanks_D: ErrCode 00000000<BR>> InterleaveBanks_D: Done<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000006<BR>> DramTimingLo: val=00000004<BR>> DramTimingLo: val=00000002<BR>> DramTimingLo: val=00000000<BR>> DramTimingLo: val=00000008<BR>> DramTimingLo: val=00000008<BR>> AutoConfig_D: DramControl: 00000005<BR>> AutoConfig_D: DramTimingLo: ef69ca24<BR>> AutoConfig_D: DramConfigMisc: 00000000<BR>> AutoConfig_D: DramConfigMisc2: 00000002<BR>> AutoConfig_D: DramConfigLo: 00080110<BR>> AutoConfig_D: DramConfigHi: 6f48800a<BR>> AutoConfig: Status 00001007<BR>> AutoConfig: ErrStatus 00000010<BR>> AutoConfig: ErrCode 00000000<BR>> AutoConfig: Done<BR>> DCTInit_D: AutoConfig_D Done<BR>> dct: 00000001<BR>> Speed: 00000003<BR>> CH_ODC_CTL: 20111222<BR>> CH_ADDR_TMG: 00000000<BR>> DCTInit_D: PlatformSpec_D Done<BR>> DCTInit_D: StartupDCT_D<BR>> StartupDCT_D: MemClkFreqVal<BR>> StartupDCT_D: DqsRcvEnTrain set<BR>> StartupDCT_D: DramInit<BR>> mctAutoInitMCT_D: mct_init Node 00000002<BR>> mctAutoInitMCT_D: mct_init Node 00000003<BR>> mctAutoInitMCT_D: mct_init Node 00000004<BR>> mctAutoInitMCT_D: mct_init Node 00000005<BR>> mctAutoInitMCT_D: mct_init Node 00000006<BR>> mctAutoInitMCT_D: mct_init Node 00000007<BR>> mctAutoInitMCT_D: SyncDCTsReady_D<BR>> mct_SyncDCTsReady: Node 00000000<BR>> mct_SyncDCTsReady: DramEnabled<BR>> mct_SyncDCTsReady: Node 00000001<BR>> mct_SyncDCTsReady: DramEnabled<BR>> mctAutoInitMCT_D: HTMemMapInit_D<BR>> Node: 00 base: 00 limit: ffffff BottomIO: e00000<BR>> Node: 01 base: 1200000 limit: 21fffff BottomIO: e00000<BR>> Copy dram map from Node 0 to Node 01<BR>> mctAutoInitMCT_D: CPUMemTyping_D<BR>> CPUMemTyping: Cache32bTOP:00e00000<BR>> CPUMemTyping: Bottom32bIO:00e00000<BR>> CPUMemTyping: Bottom40bIO:02200000<BR>> mctAutoInitMCT_D: DQSTiming_D<BR>> DQSTiming_D: mct_BeforeDQSTrain_D:<BR>> vErrara350: dummy read<BR>> vErrara350: dummy read<BR>> vErrara350: dummy read<BR>> vErrara350: dummy read<BR>> vErrara350: dummy read<BR>> vErrara350: dummy read<BR>> vErrara350: dummy read<BR>> vErrara350: dummy read<BR>> vErrara350: step 2a<BR>> vErrara350: step 2b<BR>> vErrara350: step 3<BR>> vErrara350: step 4<BR>> vErrara350: step 4b<BR>> vErrara350: step 5<BR>> DQSTiming_D: TrainReceiverEn_D FirstPass:<BR>> TrainRcvrEn: 1<BR>> TrainRcvrEn: 2<BR>> TrainRcvrEn: 3<BR>> TrainRcvrEn: 4<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> TrainRcvrEn: mct_DisableDQSRcvEn_D<BR>> TrainRcvrEn: Status 00001107<BR>> TrainRcvrEn: ErrStatus 00000010<BR>> TrainRcvrEn: ErrCode 00000000<BR>> TrainRcvrEn: Done<BR>> TrainRcvrEn: 1<BR>> TrainRcvrEn: 2<BR>> TrainRcvrEn: 3<BR>> TrainRcvrEn: 4<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> Rank not enabled_D<BR>> TrainRcvrEn: mct_DisableDQSRcvEn_D<BR>> TrainRcvrEn: Status 00001007<BR>> TrainRcvrEn: ErrStatus 00000010<BR>> TrainRcvrEn: ErrCode 00000000<BR>> TrainRcvrEn: Done<BR>> DQSTiming_D: mct_TrainDQSPos_D<BR>> TrainDQSRdWrPos: Status 00001107<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> TrainDQSRdWrPos: Status 00001107<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> TrainDQSRdWrPos: Status 00001107<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> TrainDQSRdWrPos: Status 00001107<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> TrainDQSRdWrPos: Status 00001007<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> TrainDQSRdWrPos: Status 00001007<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> TrainDQSRdWrPos: Status 00001007<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> TrainDQSRdWrPos: Status 00001007<BR>> TrainDQSRdWrPos: TrainErrors 00000000<BR>> TrainDQSRdWrPos: ErrStatus 00000010<BR>> TrainDQSRdWrPos: ErrCode 00000000<BR>> TrainDQSRdWrPos: Done<BR>> DQSTiming_D: mctSetEccDQSRcvrEn_D<BR>> DQSTiming_D: TrainMaxReadLatency_D<BR>> DQSTiming_D: mct_EndDQSTraining_D<BR>> DQSTiming_D: MCTMemClr_D<BR>> mctAutoInitMCT_D: UMAMemTyping_D<BR>> mctAutoInitMCT_D: :OtherTiming<BR>> InterleaveNodes_D: Status 00001107<BR>> InterleaveNodes_D: ErrStatus 00000010<BR>> InterleaveNodes_D: ErrCode 00000000<BR>> InterleaveNodes_D: Done<BR>> InterleaveChannels: F2x110 DRAM Controller Select Low Register = 00000584<BR>> InterleaveChannels: F1xF0 DRAM Hole Address Register = e0002003<BR>> InterleaveChannels_D: Node 00000000<BR>> InterleaveChannels_D: Status 00001107<BR>> InterleaveChannels_D: ErrStatus 00000010<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels: F2x110 DRAM Controller Select Low Register = 00012584<BR>> InterleaveChannels: F1xF0 DRAM Hole Address Register = e0002002<BR>> InterleaveChannels_D: Node 00000001<BR>> InterleaveChannels_D: Status 00001007<BR>> InterleaveChannels_D: ErrStatus 00000010<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels_D: Node 00000002<BR>> InterleaveChannels_D: Status 00001000<BR>> InterleaveChannels_D: ErrStatus 00000000<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels_D: Node 00000003<BR>> InterleaveChannels_D: Status 00001000<BR>> InterleaveChannels_D: ErrStatus 00000000<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels_D: Node 00000004<BR>> InterleaveChannels_D: Status 00001000<BR>> InterleaveChannels_D: ErrStatus 00000000<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels_D: Node 00000005<BR>> InterleaveChannels_D: Status 00001000<BR>> InterleaveChannels_D: ErrStatus 00000000<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels_D: Node 00000006<BR>> InterleaveChannels_D: Status 00001000<BR>> InterleaveChannels_D: ErrStatus 00000000<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels_D: Node 00000007<BR>> InterleaveChannels_D: Status 00001000<BR>> InterleaveChannels_D: ErrStatus 00000000<BR>> InterleaveChannels_D: ErrCode 00000000<BR>> InterleaveChannels_D: Done<BR>> mctAutoInitMCT_D: ECCInit_D<BR>> ECCInit 0<BR>> ECC enabled on node: 00000000<BR>> ECC enabled on node: 00000001<BR>> ECCInit 1<BR>> ECCInit 2<BR>> ECCInit 3<BR>> mctAutoInitMCT_D: MCTMemClr_D<BR>> mct_FinalMCT_D: Clr Cl, Wb<BR>> All Done<BR>> raminit_amdmct end:<BR>> <BR>> *** Yes, the copy/decompress is taking a while, FIXME!<BR>> v_esp=000cbf18<BR>> testx = 5a5a5a5a<BR>> Copying data from cache to RAM -- switching to use RAM as stack... Done<BR>> testx = 5a5a5a5a<BR>> Disabling cache as ram now<BR>> Clearing initial memory region: Done<BR>> Uncompressing image to RAM.<BR>> Jumping to image.<BR>> coreboot-2.0.0-r4380:4526M_Fallback Tue Aug 11 11:11:04 CEST 2009 booting...<BR>> Enumerating buses...<BR>> Show all devs...Before Device Enumeration.<BR>> Root Device: enabled 1, 0 resources<BR>> APIC_CLUSTER: 0: enabled 1, 0 resources<BR>> APIC: 00: enabled 1, 0 resources<BR>> PCI_DOMAIN: 0000: enabled 1, 0 resources<BR>> PCI: 00:18.0: enabled 1, 0 resources<BR>> PCI: 00:00.0: enabled 1, 0 resources<BR>> PCI: 00:01.0: enabled 1, 0 resources<BR>> PNP: 002e.0: enabled 0, 3 resources<BR>> PNP: 002e.1: enabled 0, 2 resources<BR>> PNP: 002e.2: enabled 1, 2 resources<BR>> PNP: 002e.3: enabled 1, 2 resources<BR>> PNP: 002e.5: enabled 1, 4 resources<BR>> PNP: 002e.6: enabled 0, 1 resources<BR>> PNP: 002e.7: enabled 0, 3 resources<BR>> PNP: 002e.8: enabled 0, 0 resources<BR>> PNP: 002e.9: enabled 0, 0 resources<BR>> PNP: 002e.a: enabled 0, 0 resources<BR>> PNP: 002e.b: enabled 1, 2 resources<BR>> PCI: 00:01.1: enabled 1, 0 resources<BR>> I2C: 00:50: enabled 1, 0 resources<BR>> I2C: 00:51: enabled 1, 0 resources<BR>> I2C: 00:52: enabled 1, 0 resources<BR>> I2C: 00:53: enabled 1, 0 resources<BR>> I2C: 00:54: enabled 1, 0 resources<BR>> I2C: 00:55: enabled 1, 0 resources<BR>> I2C: 00:56: enabled 1, 0 resources<BR>> I2C: 00:57: enabled 1, 0 resources<BR>> I2C: 00:51: enabled 1, 0 resources<BR>> PCI: 00:02.0: enabled 1, 0 resources<BR>> PCI: 00:02.1: enabled 1, 0 resources<BR>> PCI: 00:04.0: enabled 1, 0 resources<BR>> PCI: 00:05.0: enabled 1, 0 resources<BR>> PCI: 00:05.1: enabled 1, 0 resources<BR>> PCI: 00:05.2: enabled 1, 0 resources<BR>> PCI: 00:06.0: enabled 1, 0 resources<BR>> PCI: 00:04.0: enabled 1, 0 resources<BR>> PCI: 00:06.1: enabled 0, 0 resources<BR>> PCI: 00:08.0: enabled 1, 0 resources<BR>> PCI: 00:09.0: enabled 1, 0 resources<BR>> PCI: 00:0a.0: enabled 1, 0 resources<BR>> PCI: 00:0b.0: enabled 0, 0 resources<BR>> PCI: 00:0c.0: enabled 0, 0 resources<BR>> PCI: 00:0d.0: enabled 1, 0 resources<BR>> PCI: 00:0e.0: enabled 0, 0 resources<BR>> PCI: 00:0f.0: enabled 1, 0 resources<BR>> PCI: 00:18.1: enabled 1, 0 resources<BR>> PCI: 00:18.2: enabled 1, 0 resources<BR>> PCI: 00:18.3: enabled 1, 0 resources<BR>> PCI: 00:18.4: enabled 1, 0 resources<BR>> Compare with tree...<BR>> Root Device: enabled 1, 0 resources<BR>> APIC_CLUSTER: 0: enabled 1, 0 resources<BR>> APIC: 00: enabled 1, 0 resources<BR>> PCI_DOMAIN: 0000: enabled 1, 0 resources<BR>> PCI: 00:18.0: enabled 1, 0 resources<BR>> PCI: 00:00.0: enabled 1, 0 resources<BR>> PCI: 00:01.0: enabled 1, 0 resources<BR>> PNP: 002e.0: enabled 0, 3 resources<BR>> PNP: 002e.1: enabled 0, 2 resources<BR>> PNP: 002e.2: enabled 1, 2 resources<BR>> PNP: 002e.3: enabled 1, 2 resources<BR>> PNP: 002e.5: enabled 1, 4 resources<BR>> PNP: 002e.6: enabled 0, 1 resources<BR>> PNP: 002e.7: enabled 0, 3 resources<BR>> PNP: 002e.8: enabled 0, 0 resources<BR>> PNP: 002e.9: enabled 0, 0 resources<BR>> PNP: 002e.a: enabled 0, 0 resources<BR>> PNP: 002e.b: enabled 1, 2 resources<BR>> PCI: 00:01.1: enabled 1, 0 resources<BR>> I2C: 00:50: enabled 1, 0 resources<BR>> I2C: 00:51: enabled 1, 0 resources<BR>> I2C: 00:52: enabled 1, 0 resources<BR>> I2C: 00:53: enabled 1, 0 resources<BR>> I2C: 00:54: enabled 1, 0 resources<BR>> I2C: 00:55: enabled 1, 0 resources<BR>> I2C: 00:56: enabled 1, 0 resources<BR>> I2C: 00:57: enabled 1, 0 resources<BR>> I2C: 00:51: enabled 1, 0 resources<BR>> PCI: 00:02.0: enabled 1, 0 resources<BR>> PCI: 00:02.1: enabled 1, 0 resources<BR>> PCI: 00:04.0: enabled 1, 0 resources<BR>> PCI: 00:05.0: enabled 1, 0 resources<BR>> PCI: 00:05.1: enabled 1, 0 resources<BR>> PCI: 00:05.2: enabled 1, 0 resources<BR>> PCI: 00:06.0: enabled 1, 0 resources<BR>> PCI: 00:04.0: enabled 1, 0 resources<BR>> PCI: 00:06.1: enabled 0, 0 resources<BR>> PCI: 00:08.0: enabled 1, 0 resources<BR>> PCI: 00:09.0: enabled 1, 0 resources<BR>> PCI: 00:0a.0: enabled 1, 0 resources<BR>> PCI: 00:0b.0: enabled 0, 0 resources<BR>> PCI: 00:0c.0: enabled 0, 0 resources<BR>> PCI: 00:0d.0: enabled 1, 0 resources<BR>> PCI: 00:0e.0: enabled 0, 0 resources<BR>> PCI: 00:0f.0: enabled 1, 0 resources<BR>> PCI: 00:18.1: enabled 1, 0 resources<BR>> PCI: 00:18.2: enabled 1, 0 resources<BR>> PCI: 00:18.3: enabled 1, 0 resources<BR>> PCI: 00:18.4: enabled 1, 0 resources<BR>> APIC_CLUSTER: 0 enabled<BR>> PCI_DOMAIN: 0000 enabled<BR>> PCI: 00:18.0 links increase to 8<BR>> PCI: 00:18.3 siblings=3<BR>> CPU: APIC: 00 enabled<BR>> CPU: APIC: 01 enabled<BR>> CPU: APIC: 02 enabled<BR>> CPU: APIC: 03 enabled<BR>> PCI: 00:19.0 [1022/1200] enabled<BR>> PCI: 00:19.1 [1022/1201] enabled<BR>> PCI: 00:19.2 [1022/1202] enabled<BR>> PCI: 00:19.3 [1022/1203] enabled<BR>> PCI: 00:19.4 [1022/1204] enabled<BR>> PCI: 00:19.0 links increase to 8<BR>> PCI: 00:19.3 siblings=3<BR>> CPU: APIC: 04 enabled<BR>> CPU: APIC: 05 enabled<BR>> CPU: APIC: 06 enabled<BR>> CPU: APIC: 07 enabled<BR>> PCI: pci_scan_bus for bus 00<BR>> PCI: 00:18.0 [1022/1200] enabled<BR>> PCI: 00:18.1 [1022/1201] enabled<BR>> PCI: 00:18.2 [1022/1202] enabled<BR>> PCI: 00:18.3 [1022/1203] enabled<BR>> PCI: 00:18.4 [1022/1204] enabled<BR>> PCI: 00:19.0 [1022/1200] enabled<BR>> PCI: 00:19.1 [1022/1201] enabled<BR>> PCI: 00:19.2 [1022/1202] enabled<BR>> PCI: 00:19.3 [1022/1203] enabled<BR>> PCI: 00:19.4 [1022/1204] enabled<BR>> PCI: 00:00.0 [10de/0369] enabled<BR>> PCI: 00:01.0 [10de/0369] enabled next_unitid: 0011<BR>> PCI: pci_scan_bus for bus 00<BR>> PCI: 00:01.0 [10de/0369] enabled<BR>> PCI: 00:02.0 [10de/0364] enabled<BR>> PCI: 00:02.1 [10de/0368] enabled<BR>> PCI: 00:02.2 [10de/036a] enabled<BR>> PCI: 00:02.3 [10de/036b] enabled<BR>> PCI: 00:03.0 [10de/036c] enabled<BR>> PCI: 00:03.1 [10de/036d] enabled<BR>> PCI: 00:05.0 [10de/036e] enabled<BR>> PCI: 00:06.0 [10de/037f] enabled<BR>> PCI: 00:06.1 [10de/037f] enabled<BR>> PCI: 00:06.2 [10de/037f] enabled<BR>> PCI: 00:07.0 [10de/0370] enabled<BR>> PCI: 00:07.1 [10de/0371] disabled<BR>> PCI: 00:09.0 [10de/0373] enabled<BR>> PCI: 00:0a.0 [10de/0373] enabled<BR>> PCI: 00:0b.0 [10de/0376] enabled<BR>> PCI: 00:0e.0 [10de/0378] enabled<BR>> PCI: 00:10.0 [10de/0377] enabled<BR>> PNP: 002e.0 disabled<BR>> PNP: 002e.1 disabled<BR>> PNP: 002e.2 enabled<BR>> PNP: 002e.3 enabled<BR>> PNP: 002e.5 enabled<BR>> PNP: 002e.6 disabled<BR>> PNP: 002e.7 disabled<BR>> PNP: 002e.8 disabled<BR>> PNP: 002e.9 disabled<BR>> PNP: 002e.a disabled<BR>> PNP: 002e.b enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:50 enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:51 enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:52 enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:53 enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:54 enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:55 enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:56 enabled<BR>> smbus: PCI: 00:02.1[0]->I2C: 01:57 enabled<BR>> smbus: PCI: 00:02.1[1]->I2C: 02:51 enabled<BR>> PCI: pci_scan_bus for bus 01<BR>> PCI: 01:04.0 [1002/515e] enabled<BR>> PCI: pci_scan_bus returning with max=001<BR>> PCI: pci_scan_bus for bus 02<BR>> PCI: pci_scan_bus returning with max=002<BR>> PCI: pci_scan_bus for bus 03<BR>> PCI: pci_scan_bus returning with max=003<BR>> PCI: pci_scan_bus for bus 04<BR>> PCI: pci_scan_bus returning with max=004<BR>> PCI: pci_scan_bus returning with max=004<BR>> <BR>> <BR>> -- <BR>> coreboot mailing list: coreboot@coreboot.org<BR>> http://www.coreboot.org/mailman/listinfo/coreboot<BR><br /><hr />Share your memories online with anyone you want <a href='http://www.microsoft.com/middleeast/windows/windowslive/products/photos-share.aspx?tab=1' target='_new'>anyone you want.</a></body>
</html>