[coreboot-gerrit] Patch set updated for coreboot: 42cc717 lenovo/t530: Make use of gpio.h for gpio configuration
Edward O'Callaghan (eocallaghan@alterapraxis.com)
gerrit at coreboot.org
Sun Aug 24 06:09:55 CEST 2014
Edward O'Callaghan (eocallaghan at alterapraxis.com) just uploaded a new patch set to gerrit, which you can find at http://review.coreboot.org/6461
-gerrit
commit 42cc717e66c7c9f8db73e21c05468e700c8cd93a
Author: Edward O'Callaghan <eocallaghan at alterapraxis.com>
Date: Sat Aug 2 12:58:29 2014 +1000
lenovo/t530: Make use of gpio.h for gpio configuration
Rather than using 'outl()' calls directly, update and use gpio.h
struct's with the internal southbridge resource allocator to do the
write outs.
Change-Id: I289e525f34ce74dba2f4d6ab55a30b155beb0e24
Signed-off-by: Edward O'Callaghan <eocallaghan at alterapraxis.com>
---
src/mainboard/lenovo/t530/gpio.h | 137 ++++++++++++++++++++++++-----------
src/mainboard/lenovo/t530/romstage.c | 13 +---
2 files changed, 94 insertions(+), 56 deletions(-)
diff --git a/src/mainboard/lenovo/t530/gpio.h b/src/mainboard/lenovo/t530/gpio.h
index 70e4c09..88b93d6 100644
--- a/src/mainboard/lenovo/t530/gpio.h
+++ b/src/mainboard/lenovo/t530/gpio.h
@@ -23,6 +23,7 @@
#include "southbridge/intel/bd82x6x/gpio.h"
+/* outl(0x3962a5ff, DEFAULT_GPIOBASE + GPIO_USE_SEL); */
const struct pch_gpio_set1 pch_gpio_set1_mode = {
.gpio0 = GPIO_MODE_GPIO,
.gpio1 = GPIO_MODE_GPIO,
@@ -36,28 +37,29 @@ const struct pch_gpio_set1 pch_gpio_set1_mode = {
.gpio9 = GPIO_MODE_NATIVE,
.gpio10 = GPIO_MODE_GPIO,
.gpio11 = GPIO_MODE_NATIVE,
- .gpio12 = GPIO_MODE_NATIVE,
- .gpio13 = GPIO_MODE_GPIO,
- .gpio14 = GPIO_MODE_NATIVE,
- .gpio15 = GPIO_MODE_GPIO,
- .gpio16 = GPIO_MODE_NATIVE,
- .gpio17 = GPIO_MODE_GPIO,
+ .gpio12 = GPIO_MODE_GPIO,
+ .gpio13 = GPIO_MODE_NATIVE,
+ .gpio14 = GPIO_MODE_GPIO,
+ .gpio15 = GPIO_MODE_NATIVE,
+ .gpio16 = GPIO_MODE_GPIO,
+ .gpio17 = GPIO_MODE_NATIVE,
.gpio18 = GPIO_MODE_NATIVE,
.gpio19 = GPIO_MODE_NATIVE,
- .gpio20 = GPIO_MODE_NATIVE,
+ .gpio20 = GPIO_MODE_GPIO,
.gpio21 = GPIO_MODE_GPIO,
- .gpio22 = GPIO_MODE_GPIO,
- .gpio23 = GPIO_MODE_NATIVE,
- .gpio24 = GPIO_MODE_GPIO,
+ .gpio22 = GPIO_MODE_NATIVE,
+ .gpio23 = GPIO_MODE_GPIO,
+ .gpio24 = GPIO_MODE_NATIVE,
.gpio25 = GPIO_MODE_NATIVE,
- .gpio26 = GPIO_MODE_NATIVE,
+ .gpio26 = GPIO_MODE_GPIO,
.gpio27 = GPIO_MODE_GPIO,
.gpio28 = GPIO_MODE_GPIO,
- .gpio29 = GPIO_MODE_GPIO,
+ .gpio29 = GPIO_MODE_NATIVE,
.gpio30 = GPIO_MODE_NATIVE,
.gpio31 = GPIO_MODE_NATIVE,
};
+/* outl(0x8ebf6aff, DEFAULT_GPIOBASE + GP_IO_SEL); */
const struct pch_gpio_set1 pch_gpio_set1_direction = {
.gpio0 = GPIO_DIR_INPUT,
.gpio1 = GPIO_DIR_INPUT,
@@ -93,47 +95,86 @@ const struct pch_gpio_set1 pch_gpio_set1_direction = {
.gpio31 = GPIO_DIR_INPUT
};
+/* outl(0x66917ebb, DEFAULT_GPIOBASE + GP_LVL); */
const struct pch_gpio_set1 pch_gpio_set1_level = {
.gpio0 = GPIO_LEVEL_HIGH,
- .gpio1 = GPIO_LEVEL_HIGH,
- .gpio2 = GPIO_LEVEL_LOW,
+ .gpio1 = GPIO_LEVEL_LOW,
+ .gpio2 = GPIO_LEVEL_HIGH,
.gpio3 = GPIO_LEVEL_HIGH,
.gpio4 = GPIO_LEVEL_HIGH,
- .gpio5 = GPIO_LEVEL_HIGH,
+ .gpio5 = GPIO_LEVEL_LOW,
.gpio6 = GPIO_LEVEL_HIGH,
- .gpio7 = GPIO_LEVEL_HIGH,
- .gpio8 = GPIO_LEVEL_LOW,
+ .gpio7 = GPIO_LEVEL_LOW,
+ .gpio8 = GPIO_LEVEL_HIGH,
.gpio9 = GPIO_LEVEL_HIGH,
.gpio10 = GPIO_LEVEL_HIGH,
.gpio11 = GPIO_LEVEL_HIGH,
.gpio12 = GPIO_LEVEL_HIGH,
.gpio13 = GPIO_LEVEL_HIGH,
- .gpio14 = GPIO_LEVEL_HIGH,
- .gpio15 = GPIO_LEVEL_LOW,
- .gpio16 = GPIO_LEVEL_HIGH,
- .gpio17 = GPIO_LEVEL_HIGH,
- .gpio18 = GPIO_LEVEL_HIGH,
+ .gpio14 = GPIO_LEVEL_LOW,
+ .gpio15 = GPIO_LEVEL_HIGH,
+ .gpio16 = GPIO_LEVEL_LOW,
+ .gpio17 = GPIO_LEVEL_LOW,
+ .gpio18 = GPIO_LEVEL_LOW,
.gpio19 = GPIO_LEVEL_HIGH,
- .gpio20 = GPIO_LEVEL_HIGH,
- .gpio21 = GPIO_LEVEL_HIGH,
+ .gpio20 = GPIO_LEVEL_LOW,
+ .gpio21 = GPIO_LEVEL_LOW,
.gpio22 = GPIO_LEVEL_HIGH,
- .gpio23 = GPIO_LEVEL_HIGH,
- .gpio24 = GPIO_LEVEL_LOW,
+ .gpio23 = GPIO_LEVEL_LOW,
+ .gpio24 = GPIO_LEVEL_HIGH,
.gpio25 = GPIO_LEVEL_HIGH,
- .gpio26 = GPIO_LEVEL_HIGH,
+ .gpio26 = GPIO_LEVEL_LOW,
.gpio27 = GPIO_LEVEL_LOW,
- .gpio28 = GPIO_LEVEL_LOW,
+ .gpio28 = GPIO_LEVEL_HIGH,
.gpio29 = GPIO_LEVEL_HIGH,
- .gpio30 = GPIO_LEVEL_HIGH,
+ .gpio30 = GPIO_LEVEL_LOW,
.gpio31 = GPIO_LEVEL_LOW,
};
+/* Output Control Registers */
+/* outl(0x00000000, DEFAULT_GPIOBASE + GPO_BLINK); */
+const struct pch_gpio_set1 pch_gpio_set1_blink = {
+ .gpio0 = GPIO_NO_BLINK,
+ .gpio1 = GPIO_NO_BLINK,
+ .gpio2 = GPIO_NO_BLINK,
+ .gpio3 = GPIO_NO_BLINK,
+ .gpio4 = GPIO_NO_BLINK,
+ .gpio5 = GPIO_NO_BLINK,
+ .gpio6 = GPIO_NO_BLINK,
+ .gpio7 = GPIO_NO_BLINK,
+ .gpio8 = GPIO_NO_BLINK,
+ .gpio9 = GPIO_NO_BLINK,
+ .gpio10 = GPIO_NO_BLINK,
+ .gpio11 = GPIO_NO_BLINK,
+ .gpio12 = GPIO_NO_BLINK,
+ .gpio13 = GPIO_NO_BLINK,
+ .gpio14 = GPIO_NO_BLINK,
+ .gpio15 = GPIO_NO_BLINK,
+ .gpio16 = GPIO_NO_BLINK,
+ .gpio17 = GPIO_NO_BLINK,
+ .gpio18 = GPIO_NO_BLINK,
+ .gpio19 = GPIO_NO_BLINK,
+ .gpio20 = GPIO_NO_BLINK,
+ .gpio21 = GPIO_NO_BLINK,
+ .gpio22 = GPIO_NO_BLINK,
+ .gpio23 = GPIO_NO_BLINK,
+ .gpio24 = GPIO_NO_BLINK,
+ .gpio25 = GPIO_NO_BLINK,
+ .gpio26 = GPIO_NO_BLINK,
+ .gpio27 = GPIO_NO_BLINK,
+ .gpio28 = GPIO_NO_BLINK,
+ .gpio29 = GPIO_NO_BLINK,
+ .gpio30 = GPIO_NO_BLINK,
+ .gpio31 = GPIO_NO_BLINK,
+};
+
+/* outl(0x00002002, DEFAULT_GPIOBASE + GPI_INV); */
const struct pch_gpio_set1 pch_gpio_set1_invert = {
.gpio1 = GPIO_INVERT,
- .gpio6 = GPIO_INVERT,
.gpio13 = GPIO_INVERT,
};
+/* outl(0x02ff08fe, DEFAULT_GPIOBASE + GPIO_USE_SEL2); */
const struct pch_gpio_set2 pch_gpio_set2_mode = {
.gpio32 = GPIO_MODE_NATIVE,
.gpio33 = GPIO_MODE_GPIO,
@@ -169,10 +210,11 @@ const struct pch_gpio_set2 pch_gpio_set2_mode = {
.gpio63 = GPIO_MODE_NATIVE,
};
+/* outl(0x1f47f7fd, DEFAULT_GPIOBASE + GP_IO_SEL2); */
const struct pch_gpio_set2 pch_gpio_set2_direction = {
.gpio32 = GPIO_DIR_INPUT,
- .gpio33 = GPIO_DIR_INPUT,
- .gpio34 = GPIO_DIR_OUTPUT,
+ .gpio33 = GPIO_DIR_OUTPUT,
+ .gpio34 = GPIO_DIR_INPUT,
.gpio35 = GPIO_DIR_INPUT,
.gpio36 = GPIO_DIR_INPUT,
.gpio37 = GPIO_DIR_INPUT,
@@ -204,28 +246,29 @@ const struct pch_gpio_set2 pch_gpio_set2_direction = {
.gpio63 = GPIO_DIR_OUTPUT,
};
+/* outl(0xffbeff43, DEFAULT_GPIOBASE + GP_LVL2); */
const struct pch_gpio_set2 pch_gpio_set2_level = {
- .gpio32 = GPIO_LEVEL_HIGH,
- .gpio33 = GPIO_LEVEL_HIGH,
+ .gpio32 = GPIO_LEVEL_LOW,
+ .gpio33 = GPIO_LEVEL_LOW,
.gpio34 = GPIO_LEVEL_LOW,
.gpio35 = GPIO_LEVEL_LOW,
- .gpio36 = GPIO_LEVEL_LOW,
+ .gpio36 = GPIO_LEVEL_HIGH,
.gpio37 = GPIO_LEVEL_LOW,
.gpio38 = GPIO_LEVEL_HIGH,
- .gpio39 = GPIO_LEVEL_LOW,
+ .gpio39 = GPIO_LEVEL_HIGH,
.gpio40 = GPIO_LEVEL_HIGH,
.gpio41 = GPIO_LEVEL_HIGH,
.gpio42 = GPIO_LEVEL_HIGH,
.gpio43 = GPIO_LEVEL_HIGH,
.gpio44 = GPIO_LEVEL_HIGH,
.gpio45 = GPIO_LEVEL_HIGH,
- .gpio46 = GPIO_LEVEL_HIGH,
+ .gpio46 = GPIO_LEVEL_LOW,
.gpio47 = GPIO_LEVEL_HIGH,
.gpio48 = GPIO_LEVEL_HIGH,
.gpio49 = GPIO_LEVEL_HIGH,
.gpio50 = GPIO_LEVEL_HIGH,
.gpio51 = GPIO_LEVEL_HIGH,
- .gpio52 = GPIO_LEVEL_HIGH,
+ .gpio52 = GPIO_LEVEL_LOW,
.gpio53 = GPIO_LEVEL_HIGH,
.gpio54 = GPIO_LEVEL_HIGH,
.gpio55 = GPIO_LEVEL_HIGH,
@@ -236,11 +279,13 @@ const struct pch_gpio_set2 pch_gpio_set2_level = {
.gpio60 = GPIO_LEVEL_HIGH,
.gpio61 = GPIO_LEVEL_HIGH,
.gpio62 = GPIO_LEVEL_LOW,
- .gpio63 = GPIO_LEVEL_HIGH,
+ .gpio63 = GPIO_LEVEL_LOW,
};
+/* GPIO_USE_SEL3 */
+/* outl(0x000000ff, DEFAULT_GPIOBASE + GPIO_USE_SEL3); */
const struct pch_gpio_set3 pch_gpio_set3_mode = {
- .gpio64 = GPIO_MODE_GPIO,
+ .gpio64 = GPIO_MODE_GPIO, // native = 0, gpio = 1
.gpio65 = GPIO_MODE_GPIO,
.gpio66 = GPIO_MODE_GPIO,
.gpio67 = GPIO_MODE_GPIO,
@@ -254,8 +299,10 @@ const struct pch_gpio_set3 pch_gpio_set3_mode = {
.gpio75 = GPIO_MODE_NATIVE,
};
+/* GP_IO_SEL3 */
+/* outl(0x00000fff, DEFAULT_GPIOBASE + GP_IO_SEL3); */
const struct pch_gpio_set3 pch_gpio_set3_direction = {
- .gpio64 = GPIO_DIR_INPUT,
+ .gpio64 = GPIO_DIR_INPUT, // out = 0, in = 1
.gpio65 = GPIO_DIR_INPUT,
.gpio66 = GPIO_DIR_INPUT,
.gpio67 = GPIO_DIR_INPUT,
@@ -269,15 +316,17 @@ const struct pch_gpio_set3 pch_gpio_set3_direction = {
.gpio75 = GPIO_DIR_INPUT,
};
+/* GP_LVL3 */
+/* outl(0x00000f4f, DEFAULT_GPIOBASE + GP_LVL3); */
const struct pch_gpio_set3 pch_gpio_set3_level = {
.gpio64 = GPIO_LEVEL_HIGH,
.gpio65 = GPIO_LEVEL_HIGH,
.gpio66 = GPIO_LEVEL_HIGH,
.gpio67 = GPIO_LEVEL_HIGH,
.gpio68 = GPIO_LEVEL_LOW,
- .gpio69 = GPIO_LEVEL_LOW,
+ .gpio69 = GPIO_LEVEL_LOW, // low = 0
.gpio70 = GPIO_LEVEL_HIGH,
- .gpio71 = GPIO_LEVEL_HIGH,
+ .gpio71 = GPIO_LEVEL_LOW,
.gpio72 = GPIO_LEVEL_HIGH,
.gpio73 = GPIO_LEVEL_HIGH,
.gpio74 = GPIO_LEVEL_HIGH,
@@ -289,8 +338,8 @@ const struct pch_gpio_map t530_gpio_map = {
.mode = &pch_gpio_set1_mode,
.direction = &pch_gpio_set1_direction,
.level = &pch_gpio_set1_level,
+ .blink = &pch_gpio_set1_blink,
.invert = &pch_gpio_set1_invert,
-
},
.set2 = {
.mode = &pch_gpio_set2_mode,
diff --git a/src/mainboard/lenovo/t530/romstage.c b/src/mainboard/lenovo/t530/romstage.c
index abad272..fb870ce 100644
--- a/src/mainboard/lenovo/t530/romstage.c
+++ b/src/mainboard/lenovo/t530/romstage.c
@@ -182,18 +182,7 @@ void main(unsigned long bist)
pci_write_config32(PCH_LPC_DEV, GPIO_BASE, DEFAULT_GPIOBASE|1);
pci_write_config8(PCH_LPC_DEV, GPIO_CNTL, 0x10);
-// setup_pch_gpios(&t530_gpio_map);
- outl(0x3962a5ff, DEFAULT_GPIOBASE + GPIO_USE_SEL);
- outl(0x8ebf6aff, DEFAULT_GPIOBASE + GP_IO_SEL);
- outl(0x66917ebb, DEFAULT_GPIOBASE + GP_LVL);
- outl(0x00000000, DEFAULT_GPIOBASE + GPO_BLINK);
- outl(0x00002002, DEFAULT_GPIOBASE + GPI_INV);
- outl(0x02ff08fe, DEFAULT_GPIOBASE + GPIO_USE_SEL2);
- outl(0x1f47f7fd, DEFAULT_GPIOBASE + GP_IO_SEL2);
- outl(0xffbeff43, DEFAULT_GPIOBASE + GP_LVL2);
- outl(0x000000ff, DEFAULT_GPIOBASE + GPIO_USE_SEL3);
- outl(0x00000fff, DEFAULT_GPIOBASE + GP_IO_SEL3);
- outl(0x00000f4f, DEFAULT_GPIOBASE + GP_LVL3);
+ setup_pch_gpios(&t530_gpio_map);
/* Initialize console device(s) */
console_init();
More information about the coreboot-gerrit
mailing list