<div dir="ltr"><div dir="ltr"><div dir="ltr">Hi Nico, All, <div><br></div><div>The DRAM is soldered. There is no DIMM module.</div><div>After changing to "Enable Memory Down  = Enabled" I got post code 0x92 just before calling to:</div><div>FspInitApi(&FspInitParams) in src/drivers/intel/fsp1_0</div><div><br></div><div>From there,  romstage_main_continue in soc/intel/fsp_baytrail/romstage should be called but it does not happen. <br></div>Any ideas why ?</div><div dir="ltr"><br></div><div dir="ltr"><div><div>Thank you,</div><div>Zvika </div></div></div></div></div><br><div class="gmail_quote"><div dir="ltr">On Sat, Nov 10, 2018 at 2:01 PM Nico Huber <<a href="mailto:nico.h@gmx.de" target="_blank">nico.h@gmx.de</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi Zvi,<br>
<br>
I assume you still ask for the BayTrail FSP, correct? You didn't<br>
mention it in your last mails.<br>
<br>
On 11/10/18 8:47 AM, Zvi Vered wrote:<br>
> Module Type                                     72b-SO-UDIMM<br>
<br>
This suggests that you have a DIMM? i.e. a module, not soldered down<br>
DRAM, is that correct?<br>
<br>
> Enable Memory Down: Disabled<br>
> DRAM Speed: 1333<br>
> ...<br>
<br>
These settings all live in a struct called MEMORY_DOWN_DATA. I don't<br>
know for sure, but I assume with "EnableMemoryDown Disabled" you disable<br>
the whole struct. I can also not find a single board in coreboot that<br>
sets `EnableMemoryDown` explicitly to 0.<br>
<br>
Maybe one of the FSP BayTrail maintainers can clarify? or even provide<br>
some documentation?<br>
<br>
Also, please use coreboot's infrastructure to set these things from your<br>
mainboard's `romstage.c` or `devicetree.cb`. If you want help with BCT,<br>
better ask Intel.<br>
<br>
If you have a real DIMM module with an SPD that can be read from SMBus,<br>
I would try setting `PcdMrcInitSPDAddr1`. Be aware that it expects the<br>
SMBus address shifted left by 1 (e.g. the 7-bit address 0x50 would be<br>
0xa0 for FSP). You can set it from the devicetree, for examples check<br>
the source, e.g.:<br>
  git grep '"PcdMrcInitSPDAddr1"'<br>
<br>
If you don't have a module but soldered down memory, here's an example<br>
how to map the values from your SPD to FSP: `mainboard/siemens/mc_tcu3/<br>
romstage.c`.<br>
<br>
I'm not sure if this works though, as this board also sets<br>
`PcdMrcInitSPDAddr*` in the devicetree, which confuses me (same for<br>
intel/minnowmax, Intel maintainers?).<br>
<br>
Hope that helps,<br>
Nico<br>
</blockquote></div>