<div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr">Hello, Tony Marchini! Thank you for response!<div><br></div><div>To configure LPC I made:</div><div><br></div><div>1) Added  line to devicetree:</div><div>...</div><div><div><span style="white-space:pre">                </span>device pci 1f.0 on end<span style="white-space:pre">       </span># 8086 0F1C - LPC bridge<span style="white-space:pre">             </span></div></div><div>...</div><div><br></div><div>2)  Enabled alternative function for gpio pins:</div><div><br></div><div><div><span style="white-space:pre">    </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[042] - ILB_LPC_AD[0]</div><div><span style="white-space:pre">    </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[043] - ILB_LPC_AD[1]</div><div><span style="white-space:pre">    </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[044] - ILB_LPC_AD[2]</div><div><span style="white-space:pre">    </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[045] - ILB_LPC_AD[3]</div><div><span style="white-space:pre">    </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[046] - ILB_LPC_FRAME</div><div><span style="white-space:pre">    </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[047] - ILB_LPC_CLK[0]</div><div><span style="white-space:pre">   </span>GPIO_NC,<span style="white-space:pre">                     </span>// GPIO_S0_SC[048] - No Connect</div><div><span style="white-space:pre">       </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[049] - ILB_LPC_CLKRUN</div><div><span style="white-space:pre">   </span>GPIO_FUNC1,<span style="white-space:pre">                  </span>// GPIO_S0_SC[050] - ILB_LPC_SERIRQ</div></div><div><br></div><div>3) irqrout.h (was taken from MinnowMax):</div><div><br></div></div></div></div><blockquote style="margin:0px 0px 0px 40px;border:none;padding:0px"><div><div><div><div><div>#define BRIDGE1_DEV PCIE_DEV</div></div></div></div></div><div><div><div><div>#define PCIE_BRIDGE_IRQ_ROUTES \</div></div></div></div><div><div><div><div><span style="white-space:pre">  </span>PCIE_BRIDGE_DEV(RP, BRIDGE1_DEV,    E, F, G, H)</div></div></div></div><div><div><div><div><br></div></div></div></div><div><div><div><div>#define PCI_DEV_PIRQ_ROUTES \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(GFX_DEV,     A, A, A, B), \</div></div></div></div><div><div><div><div><span style="white-space:pre">        </span>PCI_DEV_PIRQ_ROUTE(EMMC_DEV,    D, E, F, G), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(SDIO_DEV,    B, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(SD_DEV,      C, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre">        </span>PCI_DEV_PIRQ_ROUTE(SATA_DEV,    D, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(XHCI_DEV,    E, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(LPE_DEV,     F, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre">        </span>PCI_DEV_PIRQ_ROUTE(MMC45_DEV,   F, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(SIO1_DEV,    B, A, D, C), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(TXE_DEV,     F, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre">        </span>PCI_DEV_PIRQ_ROUTE(HDA_DEV,     G, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre">        </span>PCI_DEV_PIRQ_ROUTE(BRIDGE1_DEV, E, F, G, H), \</div></div></div></div><div><div><div><div><span style="white-space:pre">   </span>PCI_DEV_PIRQ_ROUTE(EHCI_DEV,    D, A, A, A), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(SIO2_DEV,    B, D, E, F), \</div></div></div></div><div><div><div><div><span style="white-space:pre"> </span>PCI_DEV_PIRQ_ROUTE(PCU_DEV,     H, G, B, C)</div></div></div></div><div><div><div><div><br></div></div></div></div><div><div><div><div>#define PIRQ_PIC_ROUTES \</div></div></div></div><div><div><div><div><span style="white-space:pre">        </span>PIRQ_PIC(A,  3), \</div></div></div></div><div><div><div><div><span style="white-space:pre">      </span>PIRQ_PIC(B,  5), \</div></div></div></div><div><div><div><div><span style="white-space:pre">      </span>PIRQ_PIC(C,  7), \</div></div></div></div><div><div><div><div><span style="white-space:pre">      </span>PIRQ_PIC(D, 10), \</div></div></div></div><div><div><div><div><span style="white-space:pre">       </span>PIRQ_PIC(E, 11), \</div></div></div></div><div><div><div><div><span style="white-space:pre">       </span>PIRQ_PIC(F, 12), \</div></div></div></div><div><div><div><div><span style="white-space:pre">       </span>PIRQ_PIC(G, 14), \</div></div></div></div><div><div><div><div><span style="white-space:pre">       </span>PIRQ_PIC(H, 15)</div></div></div></div><div><br></div></blockquote>4) In  /coreboot/src/soc/intel/fsp_baytrail/southcluster.c enabled SETUPSERIQ and CONFIG_SERIRQ_CONTINUOUS_MODE to 1.</div><div dir="ltr"><br></div><div>Does it enought?</div><div><br></div><div>Regrads,</div><div>Vasily</div><div dir="ltr"><div dir="ltr"><div dir="ltr"><div dir="ltr"><div><br></div></div></div></div></div></div></div></div></div></div>