<div dir="ltr">oops, sorry, I'll fix that 2 to 3 :-)<div><br></div><div>I think if somebody is building libpayloads with 64 MiB - 3 MiB bss that's a crazy day :-)</div></div><br><div class="gmail_quote"><div dir="ltr">On Tue, Oct 2, 2018 at 3:03 PM Nico Huber <<a href="mailto:nico.h@gmx.de">nico.h@gmx.de</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">On 10/2/18 10:16 PM, ron minnich wrote:<br>
> we are at long last removing bounce buffers from selfboot.<br>
> <a href="https://review.coreboot.org/c/coreboot/+/28647" rel="noreferrer" target="_blank">https://review.coreboot.org/c/coreboot/+/28647</a><br>
> <br>
> This greatly simplifies the code and there are almost no platforms left<br>
> that need them. Here are the ones that seem to:<br>
> <br>
> src/northbridge/amd/amdfam10/Kconfig<br>
> src/northbridge/amd/lx/Kconfig<br>
> src/northbridge/via/vx900/Kconfig<br>
> src/soc/intel/fsp_baytrail/Kconfig<br>
> src/soc/intel/fsp_broadwell_de/Kconfig<br>
<br>
Out of curiosity why this hits some but not all FSP1.0 platforms I<br>
checked the git history. I couldn't find an explanation why fsp_rangeley<br>
and fsp_sandybridge were skipped in 7904e72. Maybe they were just over-<br>
looked?<br>
<br>
> <br>
> For these boards, I made the following change:<br>
> "For these five boards we change CONFIG_RAMBASE from 0x100000 (the<br>
> value needed in 1999 for the 32-bit Linux kernel, the original ramstage)<br>
> to 0x3d00000 (64 MiB - 2 MiB) which will put the non-relocatable x86<br>
<br>
nb. that's -3MiB<br>
<br>
> ramstage out of the way of any reasonable payload until we can<br>
> get rid of it for good."<br>
<br>
Not sure about this, but a wild guess: If you build a libpayload payload<br>
with a huge heap (part of .bss, IIRC), you might easily reach this area.<br>
Not that I would care (don't own any of the affected platforms), but if<br>
this is the case, it might be a problem for other people.<br>
<br>
Nico<br>
</blockquote></div>