<div dir="ltr">assuming you've built with CONFIG_COLLECT_TIMESTAMPS=y, you can build/run the cbmem utility and see how long each stage/section of coreboot is taking (up to the point of handing off control to the payload).  30s to boot sounds like either you're not caching the RAM training data (MRC cache) and therefore redoing RAM training each time, or outputting the boot console to a non-existent serial port (which can slow everything down).  Whatever it is, looking at the timestamps will go a long way towards identifying the issue</div><br><div class="gmail_quote"><div dir="ltr">On Sat, Aug 11, 2018 at 2:13 AM Antony AbeePrakash X V <<a href="mailto:AntonyAbee.PrakashXV@lnttechservices.com">AntonyAbee.PrakashXV@lnttechservices.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">





<div lang="EN-US" link="#0563C1" vlink="#954F72">
<div class="m_-1650461259476478700WordSection1">
<p class="MsoNormal">Hi, <u></u><u></u></p>
<p class="MsoNormal"><u></u> <u></u></p>
<p class="MsoNormal">We have developed a coreboot image for Apollo lake custom board. The time taken for boot up is around 30 seconds.<u></u><u></u></p>
<p class="MsoNormal">We would like to reduce the boot time as much as possible.<u></u><u></u></p>
<p class="MsoNormal"><u></u> <u></u></p>
<p class="MsoNormal"><span lang="EN-IN">Following codes are removed:<u></u><u></u></span></p>
<p class="MsoNormal"><span lang="EN-IN"><u></u> <u></u></span></p>
<ol style="margin-top:0in" start="1" type="1">
<li class="MsoNormal" style="margin-left:0in"><span lang="EN-IN">Non-intel Apollolake specific codes in below folders
<u></u><u></u></span>
<ol style="margin-top:0in" start="1" type="a">
<li class="MsoNormal" style="margin-left:0in"><span lang="EN-IN">Arch<u></u><u></u></span></li><li class="MsoNormal" style="margin-left:0in"><span lang="EN-IN">Soc<u></u><u></u></span></li><li class="MsoNormal" style="margin-left:0in"><span lang="EN-IN">Mainboard<u></u><u></u></span></li><li class="MsoNormal" style="margin-left:0in"><span lang="EN-IN">Vendorcode<u></u><u></u></span></li></ol>
</li></ol>
<p class="m_-1650461259476478700MsoListParagraph" style="margin-left:1.0in"><span lang="EN-IN"><u></u> <u></u></span></p>
<ol style="margin-top:0in" start="2" type="1">
<li class="MsoNormal" style="margin-left:0in"><span lang="EN-IN">Splash screen loading<u></u><u></u></span></li><li class="MsoNormal" style="margin-left:0in"><span lang="EN-IN">SPI support – other than our custom board SPI.<u></u><u></u></span></li></ol>
<p class="MsoNormal"><span lang="EN-IN"><u></u> <u></u></span></p>
<p class="MsoNormal"><span lang="EN-IN">Also we have disabled the COMPRESS_RAMSTAGE. Still we are not able to reduce the boot time.<u></u><u></u></span></p>
<p class="MsoNormal"><span lang="EN-IN"><u></u> <u></u></span></p>
<p class="MsoNormal"><span lang="EN-IN">Please suggest the methods to reduce the boot time.<u></u><u></u></span></p>
<p class="MsoNormal"><span lang="EN-IN"></span><u></u><u></u></p>
<p class="MsoNormal">Thanks & Regards,<u></u><u></u></p>
<p class="MsoNormal">Antony<u></u><u></u></p>
<p class="MsoNormal"><u></u> <u></u></p>
</div>
<p><strong>L&T Technology Services Ltd</strong></p>
<p><a href="http://www.lnttechservices.com/" target="_blank">www.LntTechservices.com</a></p>
<p>This Email may contain confidential or privileged information for the intended recipient (s). If you are not the intended recipient, please do not use or disseminate the information, notify the sender and delete it from your system.</p>
</div>

-- <br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
<a href="https://mail.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">https://mail.coreboot.org/mailman/listinfo/coreboot</a></blockquote></div>