<div dir="ltr">Hi All,<div><br></div><div>The links you provided:</div><div><a href="https://www.coreboot.org/Motherboard_Porting_Guide">https://www.coreboot.org/Motherboard_Porting_Guide</a><br></div><div><a href="https://www.coreboot.org/Developer_Manual">https://www.coreboot.org/Developer_Manual</a><br></div><div><br></div><div>Does not mention Intel's FSP at all. </div><div><br></div><div>How FSP is integrated during coreboot porting ?</div><div>src\venorcode\intel contains 2 FSP versions. </div><div>src\soc\intel  contains fsp_baytrail, fsp_broadwell_de</div><div><br></div><div>Thank you,</div><div>Zvika  </div></div><br><div class="gmail_quote"><div dir="ltr">On Thu, May 31, 2018 at 2:07 AM Youness Alaoui <<a href="mailto:kakaroto@kakaroto.homelinux.net">kakaroto@kakaroto.homelinux.net</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">This is the best I can do for you :<br>
<br>
<a href="https://ark.intel.com/products/89608/Intel-Xeon-Processor-E3-1505M-v5-8M-Cache-2_80-GHz" rel="noreferrer" target="_blank">https://ark.intel.com/products/89608/Intel-Xeon-Processor-E3-1505M-v5-8M-Cache-2_80-GHz</a><br>
<br>
Product Collection: Intel® Xeon® Processor E3 v5 Family<br>
Code Name: Products formerly Skylake<br>
<br>
kakaroto@kakaroto:~/coding/purism/coreboot$ git grep SOC_INTEL_SKYLAKE<br>
| grep mainboard<br>
src/mainboard/google/chell/Kconfig: select SOC_INTEL_SKYLAKE<br>
src/mainboard/google/glados/Kconfig: select SOC_INTEL_SKYLAKE<br>
src/mainboard/google/lars/Kconfig: select SOC_INTEL_SKYLAKE<br>
src/mainboard/intel/kblrvp/Kconfig: select SOC_INTEL_SKYLAKE<br>
src/mainboard/intel/kunimitsu/Kconfig: select SOC_INTEL_SKYLAKE<br>
src/mainboard/intel/saddlebrook/Kconfig: select SOC_INTEL_SKYLAKE<br>
src/mainboard/purism/librem_skl/Kconfig: select SOC_INTEL_SKYLAKE<br>
<br>
I'm going to assume that the skylake Xeon is supported and will work<br>
(from a coreboot standpoint) just the same as a Core i5 or whatever,<br>
but it might not be the case. That will be your job to figure the rest<br>
out.<br>
<br>
Good luck,<br>
Youness.<br>
<br>
<br>
On Wed, May 30, 2018 at 3:35 PM, Zvi Vered <<a href="mailto:veredz72@gmail.com" target="_blank">veredz72@gmail.com</a>> wrote:<br>
> Hello Youness,<br>
><br>
> Thank you very much for the detailed information !<br>
><br>
> Can you please tell what is the best starting point for a XEON board ?<br>
> I think there are no "Intel® XEON® Processor E3-1505M v5" boards in last<br>
> version of coreboot.<br>
> Am I right ?<br>
><br>
> Best regards,<br>
> Zvika<br>
><br>
> On Tue, May 29, 2018 at 9:15 PM Youness Alaoui<br>
> <<a href="mailto:kakaroto@kakaroto.homelinux.net" target="_blank">kakaroto@kakaroto.homelinux.net</a>> wrote:<br>
>><br>
>> Hi,<br>
>><br>
>> I suggest you read the wiki :<br>
>> <a href="https://www.coreboot.org/Developer_Manual" rel="noreferrer" target="_blank">https://www.coreboot.org/Developer_Manual</a> and<br>
>> <a href="https://www.coreboot.org/Motherboard_Porting_Guide" rel="noreferrer" target="_blank">https://www.coreboot.org/Motherboard_Porting_Guide</a><br>
>> I would also suggest maybe (optional) that you read my blog posts<br>
>> about my own experience porting coreboot to a new motherboard :<br>
>> <a href="https://puri.sm/posts/diving-back-into-coreboot-development/" rel="noreferrer" target="_blank">https://puri.sm/posts/diving-back-into-coreboot-development/</a><br>
>> <a href="https://puri.sm/posts/librem-13-coreboot-report-january-12-2017/" rel="noreferrer" target="_blank">https://puri.sm/posts/librem-13-coreboot-report-january-12-2017/</a><br>
>> <a href="https://puri.sm/posts/librem-13-coreboot-report-february-3rd-2017/" rel="noreferrer" target="_blank">https://puri.sm/posts/librem-13-coreboot-report-february-3rd-2017/</a><br>
>> <a href="https://puri.sm/posts/librem-13-coreboot-report-february-25th-2017/" rel="noreferrer" target="_blank">https://puri.sm/posts/librem-13-coreboot-report-february-25th-2017/</a><br>
>> <a href="https://puri.sm/posts/coreboot-on-the-librem-13-v2-part-1/" rel="noreferrer" target="_blank">https://puri.sm/posts/coreboot-on-the-librem-13-v2-part-1/</a><br>
>> <a href="https://puri.sm/posts/coreboot-on-the-skylake-librems-part-2/" rel="noreferrer" target="_blank">https://puri.sm/posts/coreboot-on-the-skylake-librems-part-2/</a><br>
>><br>
>> To answer your specific questions : It depends on your machine, is it<br>
>> AMD or is it Intel? Is it Ivybridge or Broadwell or Skylake or<br>
>> Apollolake, etc.. ? Does it have soldered RAM or does it use SODIMMs?<br>
>> Depending on the CPU architecture, the CPU 'brand' and even the model<br>
>> of the CPU itself, the port will be done very differently. You'd first<br>
>> want to find a mainboard that is as close as your current one, and<br>
>> start modifying that, there isn't "one mainboard to use as base"<br>
>> because the code, files, etc.. are almost unique depending on the<br>
>> CPU/northbridge/southbridge model, so use the closest one as your<br>
>> base.<br>
>> As far as I know, the file board_info.txt is just information about<br>
>> the board, it's not getting used by coreboot, it's more of an<br>
>> indication for developers.<br>
>> As for the other files, it will depend once again on your board. I'd<br>
>> say Kconfig and devicetree.cb are mandatory, the rest may or may not<br>
>> be mandatory depending on your hardware. The cmos.layout for example<br>
>> isn't mandatory, but you'd probably need it if you enable CMOS support<br>
>> in your KConfig, The 'spd' files containing the RAM's SPD EEPROM<br>
>> information are mandatory only if your board has soldered RAM (common<br>
>> in laptops but not in desktops), but they are not needed (and actually<br>
>> can't be provided) if the motherboard has SODIMM slots instead. So it<br>
>> all depends. Your best bet is to look at what's there and see if you<br>
>> need it or not and if you do, understand what it's for and what needs<br>
>> to be changed in order to match your board.<br>
>> Don't forget that before you get your board to boot with coreboot, you<br>
>> will probably have to flash it and brick your board 100 times, so make<br>
>> sure you have a backup of your original ROM copied somewhere safe and<br>
>> that you have the hardware to re-program the SPI flash externally (and<br>
>> test that it works), before you attempt to flash it.<br>
>> Also, make sure you are patient, and ready to learn!<br>
>><br>
>> Good luck!<br>
>> Youness.<br>
>><br>
>><br>
>> On Mon, May 28, 2018 at 10:31 PM, Zvi Vered <<a href="mailto:veredz72@gmail.com" target="_blank">veredz72@gmail.com</a>> wrote:<br>
>> > Hello,<br>
>> ><br>
>> > I have to port coreboot to a new "Mainboard" not listed in menuconfig.<br>
>> > Is there a basic "Mainboard" I should use as a starting point that will<br>
>> > be<br>
>> > copied to my board ?<br>
>> ><br>
>> > The file board_info.txt contains few parameters.<br>
>> > How can I know the meaning of each parameter and its possible values ?<br>
>> ><br>
>> > The board kontron/kt690 for example contains few files like:<br>
>> > cmos.layout,<br>
>> > devicetree.cb, etc<br>
>> > Are all those files mandatory ?<br>
>> > Is there a list of mandatory files or routines required in order to port<br>
>> > a<br>
>> > board ?<br>
>> ><br>
>> > Your help is highly appreciated.<br>
>> > Best regards,<br>
>> > Zvika<br>
>> ><br>
>> > --<br>
>> > coreboot mailing list: <a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
>> > <a href="https://mail.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">https://mail.coreboot.org/mailman/listinfo/coreboot</a><br>
</blockquote></div>