
<html>

<head>

<meta http-equiv="Content-Type" content="text/html; charset=iso-8859-1">

<style type="text/css" style="display:none;"><!-- P {margin-top:0;margin-bottom:0;} --></style>

</head>

<body dir="ltr">

<div id="divtagdefaultwrapper" style="font-size:12pt;color:#000000;font-family:Calibri,Helvetica,sans-serif;" dir="ltr">

<p style="margin-top:0;margin-bottom:0"></p>

<div>I met the same problem. I use the FSP1.1 and the <span>0:17h:0 </span>disappears after raminit.<br>

It seems that the FSP disable the SATA. <br>

<br>

The SATA device can be disabled if SCFD is set. But it can not re-enable.<br>

<br>

SATA Controller Function Disable (SCFD): BIOS program this bit to 1 to disable<br>

the SATA Controller function. When 0, SATA Controller function is enabled. When<br>

disable, SATA Host Controller will not claimed the register access targeting its<br>

Configuration Space. In IOSF primary Fabric Decode scheme, it's expected BIOS also<br>

program the corresponding bit used by the Fabric Decoder accordingly hence both<br>

SATA SIP and Fabric Decoder are in sync, and BIOS need to program this bit before<br>

programming the one in Fabric Decoder. Once this bit is set, BIOS isnot able to revert<br>

it back to Function Enable until next round of platform reset.</div>

<br>

<p></p>

Zheng<br>

<br>

<div style="color: rgb(0, 0, 0);">

<hr style="display:inline-block;width:98%" tabindex="-1">

<div id="divRplyFwdMsg" dir="ltr"><font style="font-size:11pt" face="Calibri, sans-serif" color="#000000"><b>From:</b> coreboot <coreboot-bounces@coreboot.org> on behalf of roman perepelitsin <perepelitsin.roman@gmail.com><br>

<b>Sent:</b> Wednesday, March 28, 2018 2:51 PM<br>

<b>To:</b> coreboot@coreboot.org<br>

<b>Subject:</b> [coreboot] SATA init on FSP 2.0 for Skylake</font>

<div> </div>

</div>

<div>

<div dir="ltr">

<div>Hi! </div>

<div>I got a little problem with SATA controller in H110 Skylake PCH (desktop). SATA device geographical address - 0:17h:0 on PCI, and it enabled via devicetree.cb. This params correctly send in FspSiliconInit. After this coreboot run PCI bus scan. And my SATA

 device return 0xffffffff on PCI read config cycles. I search in Intel datasheet for specific SATA disable pin or something else, but there is no methods that can make SATA inactive. Maybe somebody advice about it? </div>

<div><br>

</div>

<div><br>

</div>

<div><br>

</div>

-- <br>

<div class="x_gmail_signature">regards,

<div>Perepelitsin Roman</div>

</div>

</div>

</div>

</div>

</div>

</body>

</html>