<div dir="ltr"><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif"><span style="font-size:12.8px">>> ahwan writes</span><br></div><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif">>> Please advise, thank you.</div><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif"><br></div><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif">Mario (Werner),</div><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif"><br></div><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif">You should offer to this guy job (Siemens Motion Control) in DE (Bayern). He is tough guy, as I read/percept. I am (dead) serious.</div><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif"><br></div><div class="gmail_default" style="font-size:12.8px;font-family:verdana,sans-serif">Zoran Stojsavljevic</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Fri, Nov 3, 2017 at 8:37 AM, ahW@n via coreboot <span dir="ltr"><<a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div class="gmail_default" style="font-family:verdana,sans-serif">Hi Mario,</div><div class="gmail_default" style="font-family:verdana,sans-serif"><br></div><div class="gmail_default" style="font-family:verdana,sans-serif">I read your reply and saw you have APL CRB Oxbow Hill with coreboot + SeaBios running.</div><div class="gmail_default" style="font-family:verdana,sans-serif">I am using the same board and wanted to build the coreboot but failed.</div><div class="gmail_default" style="font-family:verdana,sans-serif">I think I have the required files ready (bootable UEFI BIOS file, fitimage.bin, Fsp.fd ...)</div><div class="gmail_default" style="font-family:verdana,sans-serif">But still failed to build my coreboot.</div><div class="gmail_default" style="font-family:verdana,sans-serif">I wonder I am having correct .config settings.</div><div class="gmail_default" style="font-family:verdana,sans-serif">Can you share your settings?</div><div class="gmail_default" style="font-family:verdana,sans-serif">I check the attachment in previous list but all that is for leafhill, I wonder are they same and valid for both Oxbox Hill and Leafhill?</div><div class="gmail_default" style="font-family:verdana,sans-serif">Please advise, thank you.</div><div class="gmail_default" style="font-family:verdana,sans-serif"><br></div><div class="gmail_default" style="font-family:verdana,sans-serif">- ahwan</div><div class="gmail_default" style="font-family:verdana,sans-serif"><br></div><div class="gmail_default"><font face="monospace, monospace"><br></font></div><div class="gmail_default"><div class="gmail_default"><div class="gmail_default"><font face="monospace, monospace">> Scheithauer, Mario Mario.Scheithauer at <a href="http://siemens.com" target="_blank">siemens.com</a> </font></div><div class="gmail_default"><font face="monospace, monospace">> Wed Nov 1 16:28:45 CET 2017</font></div><div class="gmail_default"><font face="monospace, monospace">> Previous message (by thread): [coreboot] Coreboot support on H8SGL-F</font></div><div class="gmail_default"><font face="monospace, monospace">> Next message (by thread): [coreboot] Problems changing payload on Intel Leaf Hill</font></div><div class="gmail_default"><font face="monospace, monospace">> Messages sorted by: [ date ] [ thread ] [ subject ] [ author ]</font></div><span class=""><div class="gmail_default"><font face="monospace, monospace">> Hi Tahnia,</font></div><div class="gmail_default"><font face="monospace, monospace">> </font></div><div class="gmail_default"><font face="monospace, monospace">> We have an APL CRB Oxbow Hill (B0-stepping) with coreboot (master) + SeaBios (master) running.</font></div><div class="gmail_default"><font face="monospace, monospace">> Attached are all necessary coreboot adaptions and the config file for SeaBios.</font></div><div class="gmail_default"><font face="monospace, monospace">> After the generation, a hack in coreboot.rom is still necessary so that SeaBios can find the VBIOS.</font></div><div class="gmail_default"><font face="monospace, monospace">> SeaBios expects at the end of the CBFS the address from the beginning of the CBFS section (see SeaBiosPointer.jpg).</font></div></span><span class=""><div class="gmail_default"><font face="monospace, monospace">> Furthermore you have to pay attention to the IGD PCI ID. Intel uses different PCI Device IDs in different CPU versions for IGD (5a84 or 5a85).</font></div><div class="gmail_default"><font face="monospace, monospace">> The console output only works via MMIO on the CRB. Therefore you need the LPSS UART0 Micro USB port.</font></div><div class="gmail_default"><font face="monospace, monospace">> With all these adjustments we can boot a system on the CRB and have full console output.</font></div><div class="gmail_default"><font face="monospace, monospace">> Now you just need all the necessary blobs around coreboot (IFWI, FSP, VBIOS, uCode).</font></div><div class="gmail_default"><font face="monospace, monospace">> You can use the Intel FIT tool to separate the most of the components from the original BIOS.</font></div><div class="gmail_default"><font face="monospace, monospace">> </font></div><div class="gmail_default"><font face="monospace, monospace">> Hope that helps,</font></div><div class="gmail_default"><font face="monospace, monospace">> Mario</font></div></span></div></div></div>
<br>--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
<a href="https://mail.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">https://mail.coreboot.org/<wbr>mailman/listinfo/coreboot</a><br></blockquote></div><br></div>