<div>Hello Nico,<br></div><div><br></div><div>> I suspect some misconfiguration or that something confuses the libpay-<br></div><div>> load VGA driver (which these two secondary payload rely on).<br></div><div><br></div><div>This might be true, but I don't understand why I can see the SeaBios Menu (Press ESC) and can also use graphical boot (Windows and Qubes OS) but the secondary payloads don't work.<br></div><div>Can you check my .config especially the setting for the VGA device?<br></div><div><br></div><div><br></div><div>>> If you thing I"ve missed out important steps, I am happy to hear your comments.<br></div><div>> Don"t think you missed anything [...] But you might do too much already.<br></div><div>> Especially flashing anything but the BIOS region when you want to track<br></div><div>> down coreboot issues makes things harder to reason about.<br></div><div><br></div><div>I had the seconday payloads booting when lynxis did the coreboot flashing.<br></div><div>But we flashed without adding a vga-rom so that I couldn't boot into windows.<br></div><div>I've extracted the vga rom and then tried to rebuild coreboot, but I  seem to miss some configuration to get graphical boot (vga rom) and secondary payload boot running.<br></div><div><br></div><div>I've seen the following option in make nconfig for coreboot under "General Setup":<br></div><div>│    [*] Include the coreboot .config file into the ROM image                │<br></div><div><br></div><div>QUESTION:<br></div><div>How can I extract this .config file? I could then extract this from my first flashing together with lynxis to see which settings have been applied there.<br></div><div><br></div><div><br></div><div>> Please attach your .config file. Nobody can say anything for sure<br></div><div>> with-out knowing what you chose.<br></div><div><br></div><div>I've attached the config file and will also list the activated options here:<br></div><div>(only enabled options are shown):<br></div><div><br></div><div>[General Setup]<br></div><div>│    [*] Use CMOS for configuration values<br></div><div>│    [*] Compress ramstage with LZMA<br></div><div>│    [*] Include the coreboot .config file into the ROM image<br></div><div>│    [*] Create a table of timestamps collected during boot<br></div><div>│    -*- Build the ramstage to be relocatable in 32-bit address space<br></div><div><br></div><div>[Mainboard]<br></div><div>│    Mainboard vendor (Lenovo)<br></div><div>│       Mainboard model (ThinkPad X230)<br></div><div>│       ROM chip size (12288 KB (12 MB))<br></div><div>│       (0x400000) Size of CBFS filesystem in ROM<br></div><div><br></div><div>[Chipset]<br></div><div>│     *** CPU ***<br></div><div>│ [*] Enable VMX for virtualization<br></div><div>│ [*]   Set lock bit after configuring VMX</div><div>│     Include CPU microcode in CBFS (Generate from tree)<br></div><div>│     *** Northbridge ***<br></div><div>│ -*- Use native raminit<br></div><div>│     *** Southbridge ***<br></div><div>│     Flash locking during chipset lockdown (Don't lock flash sections)<br></div><div>│ [*] Lock down chipset in coreboot<br></div><div>│     *** Embedded Controllers ***<br></div><div>│ [*] Beep on fatal error<br></div><div>│ [*] Flash LEDs on fatal error<br></div><div>│    *** Intel Firmware *** <br></div><div>│ [*] Add Intel descriptor.bin file<br></div><div>│     (3rdparty/blobs/mainboard/$(MAINBOARDDIR)/descriptor.bin)<br></div><div>│ [*]   Add Intel ME/TXE firmware<br></div><div>│     (3rdparty/blobs/mainboard/$(MAINBOARDDIR)/me.bin) <br></div><div>│ [*]     Verify the integrity of the supplied ME/TXE firmware<br></div><div>│ [*]   Add gigabit ethernet firmware<br></div><div>│     (3rdparty/blobs/mainboard/$(MAINBOARDDIR)/gbe.bin)<br></div><div>│ [*] Lock ME/TXE section<br></div><div>│     Verified Boot (vboot)<br></div><div>│     Bootblock behaviour (Always load fallback)<br></div><div><br></div><div>[Devices]<br></div><div><div>│     Graphics initialization (Use native graphics init)<br></div><div>|       --> Framebuffer mode (Legacy VGA text mode)</div></div><div>│     Display<br></div><div>│ -*- Enable PCIe Common Clock                                               │<br></div><div>│ -*- Enable PCIe ASPM<br></div><div>[*] Add a VGA BIOS image<br></div><div>│     (./3rdparty/blobs/mainboard/lenovo/x230/pci8086,0166.rom) VGA BIOS<br></div><div>│     (8086,0166) VGA device PCI IDs<br></div><div><br></div><div>[Generic Drivers]<br></div><div>│           [*] Serial port on SuperIO<br></div><div>│           [*] Support Intel PCI-e WiFi adapters<br></div><div>│           [*] PS/2 keyboard init<br></div><div>│           [*] Enable TPM support<br></div><div><br></div><div>[Console]<br></div><div>│       [*] Squelch AP CPUs from early console.<br></div><div>│       [*] Send console output to a CBMEM buffer<br></div><div>│           (0x20000) Room allocated for console output in CBMEM<br></div><div>│       [*]   Send POST codes to an external device<br></div><div>│               Device to send POST codes to (None)<br></div><div>│       [*]   Send POST codes to an IO port<br></div><div>│           (0x80)  IO port for POST codes<br></div><div><br></div><div>[System tables]<br></div><div>│       [*] Generate SMBIOS tables<br></div><div><br></div><div>[Payload]<br></div><div>│     Add a payload (SeaBIOS)  --->                                          │<br></div><div>│     SeaBIOS version (1.10.2)  --->                                         │<br></div><div>│     (0) PS/2 keyboard controller initialization timeout (milliseconds)     │<br></div><div>│ [*] Hardware init during option ROM execution                              │<br></div><div>│     ()  SeaBIOS config file                                                │<br></div><div>│     ()  SeaBIOS bootorder file                                             │<br></div><div>│     (-1) SeaBIOS debug level (verbosity)                                   │<br></div><div>│       *** Using default SeaBIOS log level ***                              │<br></div><div>│ [*] Use LZMA compression for payloads                                      │<br></div><div>│     Secondary Payloads  ---><br></div><div>│               [*] Load coreinfo as a secondary payload<br></div><div>│               [*] Load nvramcui as a secondary payload<br></div><div><br></div><div>[Debugging]<br></div><div>all deactivated<br></div><div><br></div><div>kind regards<br></div><div><br></div><div>[788]<br></div>