<div dir="ltr"><div><span style="font-size:12.8px">> The simplest and most obvious explanation turned out to be true, the </span><span style="font-size:12.8px">register is encoded as multiples of 16MiB.</span><br></div><div><br></div>You say (in other words) the following: Coreboot prepares the whole populated 32 bit (physical layout) DRAM2 space for some OS, don't you?<div><br></div><div>TOLUD = d0000000h, and the next 256MiB are reserved for MM PCI + MM PCIe (Yonah is Y2006, so PCIe came in Y2004), so somewhere above there will be PCI configuration space (minimum 64K x 256 = 16MiB, maybe more, since some ports are PCIe), Then HSEG, after boot FLASH.</div><div>_______</div><div><br></div><div>Well, Andrey, if Nico is right, you have reduced options... Dracut stays as one of very seldom options to try, don't you agree?</div><div><br></div><div>Zoran</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Thu, Jul 6, 2017 at 5:44 PM, Nico Huber <span dir="ltr"><<a href="mailto:nico.h@gmx.de" target="_blank">nico.h@gmx.de</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On 06.07.2017 07:20, Zoran Stojsavljevic wrote:<br>
> Top of Low Usable RAM 00d0h??? Any explanation for that?<br>
<br>
</span>The simplest and most obvious explanation turned out to be true, the<br>
register is encoded as multiples of 16MiB.<br>
<span class="HOEnZb"><font color="#888888"><br>
Nico<br>
</font></span></blockquote></div><br></div>