<div dir="ltr"><h3 class="gmail-r" style="font-size:18px;font-weight:normal;margin:0px;padding-top:0px;padding-right:0px;padding-left:0px;overflow:hidden;text-overflow:ellipsis;white-space:nowrap">To whom It May Concern,<br></h3><div><br></div><div>Please, when you have such kind of problems, as Marcel, could you attach latest dmesg log? For saving lot of effort of other people on this list. :-)</div><div><br></div><div>Thank you,</div><div>Zoran</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Jul 5, 2017 at 8:01 AM, Martin Kepplinger <span dir="ltr"><<a href="mailto:martink@posteo.de" target="_blank">martink@posteo.de</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">Am 04.07.2017 18:20 schrieb Marcel Maci:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Thx - so, if I understand correctly you mean that I can handle the to<br>
chips separately? Which means:<br>
- first step: read the 8MB chip, apply me_cleaner, unlock it and write<br>
  it back<br>
- second step: build coreboot (optionally with video bios extracted<br>
  from original bios) and flash it to the 4MB chip<br>
If this is true, it would mean that I could now flash back just the 8MB<br>
of the stock firmware (applying me_cleaner and unlocking it before<br>
flashing) and it should work fine with the upper 4MB (that contain<br>
coreboot). I haven't tried that but I'm a little bit sceptical that it<br>
will work...<br>
</blockquote>
<br></span>
Sure you can handle the chips completely seperately. That's how did it<br>
when initially doing external SPI flashing.<span class=""><br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Just in order to be clear about what I did (and what worked perfectly<br>
on the another Thinkpad x230 to which I installed the same<br>
coreboot/seabios/me_cleaner-co<wbr>nfiguration):<br>
- I extracted both 8MB + 4MB stock firmware and concatenated them to<br>
  one 12MB image<br>
- I applied me_cleaner, unlocked it, extracted gbe.bin, me.bin,<br>
  descriptor.bin and vbios.bin<br>
- I built a 12MB coreboot-image adding those binary blobs<br>
- I separated the image into lower 8MB and upper 4MB and flashed them<br>
  back separately.<br>
As I've said it worked perfectly for the other x230 I have and I don't<br>
understand what's different with this one.<br>
<br>
</blockquote>
<br></span>
I guess that should be the same. Your problem may be unrelated to flashing,<br>
as suggested by others here.<div class="HOEnZb"><div class="h5"><br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<br>
 Am Tue, 04 Jul 2017 14:05:07 +0200<br>
schrieb Martin Kepplinger <<a href="mailto:martink@posteo.de" target="_blank">martink@posteo.de</a>>:<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Am 03.07.2017 17:23 schrieb Marcel Maci:<br>
> Hi, I've flashed coreboot with seaBIOS and me_cleaner to my Thinkpad<br>
> x230 and everything works fine except the network. Neither wifi nor<br>
> ethernet works. Could this be a problem with the gbe.bin I've used<br>
> (I extracted it with ifdtool -x from the factory bios and the first<br>
> time I did this on another Thinkpad x230 it worked perfectly)?<br>
<br>
You don't need to extract gbe.bin, descriptor.bin or me.bin for the<br>
X230. I<br>
planned to update the wiki a little because I also found it to be not<br>
clear<br>
enough:<br>
<br>
So you are talking about external SPI flashing. There are 2 flash<br>
chips and<br>
the gbe part is in the "second", 8MB one, together with the me and<br>
descriptor<br>
parts. You really "need" to access this chip only once. What you want<br>
to do is<br>
read it (obviously), run me_cleaner on it (you can use the whole<br>
image. me_cleaner<br>
will recognise it and write a new one for you), and run ifdtool -u on<br>
it in order<br>
to unlock internal writing from now on. That's it, so write that<br>
back. Until<br>
me_cleaner or the libreboot people find a way to *really* remove the<br>
ME, I guess you don't have to touch that 8MB chip anymore.<br>
<br>
For the bios (coreboot with payload), you only need to access the<br>
"first", 4MB<br>
chip, and you don't need any extracted binary blob when building<br>
coreboot for<br>
this; they're part of the other one. (except for the video BIOS, if<br>
you want to).<br>
When flashing (writing) *externally*, of course you have to cut out<br>
the 4MB<br>
from the 12MB that the coreboot build creates for you, like seen in<br>
the wiki.<br>
<br>
When flashing *internally*, you can use the 12MB image as is, and use<br>
flashrom's<br>
--layout feature, again using only the 4MB for flashing coreboot,<br>
leaving all<br>
the rest untouched. So again, you don't need any extracted binary<br>
when building<br>
coreboot.<br>
<br>
hope that helps. Although I use an Atheros wifi chip on PCIe, it<br>
works just fine.<br>
<br>
                          martin<br>
<br>
</blockquote></blockquote>
<br>
-- <br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
<a href="https://mail.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">https://mail.coreboot.org/mail<wbr>man/listinfo/coreboot</a><br>
</div></div></blockquote></div><br></div>