<div dir="ltr">Ok.. Fine<div><br></div><div>Thank you very much...Mariusz, Zoran and Nico.</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Thu, Jun 8, 2017 at 3:01 PM, Nico Huber <span dir="ltr"><<a href="mailto:nico.huber@secunet.com" target="_blank">nico.huber@secunet.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On 07.06.2017 17:34, Dhanasekar Jaganathan wrote:<br>
> Hi Nico,<br>
><br>
</span><span class="">> I have taken the Flash Region's dump of my vendor BIOS using Ifdtool (which<br>
> is copied below),<br>
><br>
</span>> *FLREG0:    0x000f0000*<br>
> *  Flash Region 0 (Flash Descriptor): 00000000 - 0000ffff *<br>
> *FLREG1:    0x07ff0200*<br>
> *  Flash Region 1 (BIOS): 00200000 - 007fffff *<br>
> *FLREG2:    0x00000fff*<br>
> *  Flash Region 2 (Intel ME): 00fff000 - 00000fff (unused)*<br>
> *FLREG3:    0x00000fff*<br>
> *  Flash Region 3 (GbE): 00fff000 - 00000fff (unused)*<br>
> *FLREG4:    0x00000fff*<br>
> *  Flash Region 4 (Platform Data): 00fff000 - 00000fff (unused)*<br>
<span class="">><br>
> From this dump, BIOS region is from 0x200000 to 0x07FFFFF.<br>
><br>
</span>> So *CONFIG_ROM_SIZE is 8MB *and *CONFIG_CBFS_SIZE is 6MB ( 0x7FFFFF -<br>
> 0x200000 = 0x5FFFFF)*<br>
><br>
> Am I correct?<br>
<br>
Yes, that's correct. The 0x7fffff is actually inclusive, so it's exactly<br>
6MiB.<br>
<span class="HOEnZb"><font color="#888888"><br>
Nico<br>
</font></span><div class="HOEnZb"><div class="h5"><br>
><br>
> Please correct me, if I am wrong.<br>
><br>
> Thanks,<br>
> Dhanasekar<br>
><br>
><br>
> On Wed, Jun 7, 2017 at 8:26 PM, Nico Huber <<a href="mailto:nico.huber@secunet.com">nico.huber@secunet.com</a>> wrote:<br>
><br>
>> On 07.06.2017 16:49, Dhanasekar Jaganathan wrote:<br>
>>> Hi Nico,<br>
>>><br>
>>> Thanks for the info..<br>
>>><br>
>>> Actually, I have given "*make al*l" to rebuild the coreboot source.<br>
>>><br>
>>> Is it correct way to rebuilt to the source?<br>
>><br>
>> That should work fine.<br>
>><br>
>>><br>
>>> Or I have to run *make crossgcc-i386 CPUS=$(nproc)* and *make*<br>
>><br>
>> crossgcc is only needed once.<br>
>><br>
>> Nico<br>
>><br>
>>><br>
>>> Thanks,<br>
>>> Dhanaeskar<br>
>>><br>
>>> On Wed, Jun 7, 2017 at 7:17 PM, Nico Huber <<a href="mailto:nico.huber@secunet.com">nico.huber@secunet.com</a>><br>
>> wrote:<br>
>>><br>
>>>> On 07.06.2017 15:38, Dhanasekar Jaganathan wrote:<br>
>>>>> Hi Nico,<br>
>>>>><br>
>>>>> Following is my complete Payload setting,<br>
>>>>><br>
>>>>> 1.Add a payload -> (GRUB2)<br>
>>>>> 2.GRUB2 version -> (HEAD)<br>
>>>>> 3.Include GRUB2 runtime config file into ROM image = Y<br>
>>>>> 4.Gave the path of grub.cfg (which I copied from Fedora OS when booted<br>
>> is<br>
>>>>> booted with other BIOS vendor).<br>
>>>>><br>
>>>>> Based on this, please provide your comments.<br>
>>>><br>
>>>> I can only repeat myself: With this setup, you have to rebuild your<br>
>>>> coreboot every time you make changes to your grub.cfg. (You probably<br>
>>>> know that already and did so, but didn't tell it?)<br>
>>>><br>
>>>> Nico<br>
>>>><br>
>>><br>
>><br>
><br>
<br>
</div></div></blockquote></div><br></div>