<div dir="ltr">You do not know which solution is worse: FSP 1.1, or FSP 2.0?! FSP 1,1 is useless (since many problems in IOTG PED group), and FSP 2.0 is getting more complicated (due to INTEL internal job security protection).<div><br></div><div>It is on your own peril, folks. I should say, at least FSP 2.0 is easier to crack (IMHO)! ;-)</div><div><br></div><div>Zoran</div></div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, May 10, 2017 at 12:36 AM, Leahy, Leroy P <span dir="ltr"><<a href="mailto:leroy.p.leahy@intel.com" target="_blank">leroy.p.leahy@intel.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi Nico,<br>
<br>
The Galileo board also supports both FSP 1.1 and FSP 2.0.<br>
<br>
Lee Leahy<br>
<a href="tel:%28425%29%20881-4919" value="+14258814919">(425) 881-4919</a><br>
Intel Corporation<br>
Suite 125<br>
2700 - 156th Ave NE<br>
Bellevue, WA 98007-6554<br>
<div class="HOEnZb"><div class="h5"><br>
-----Original Message-----<br>
From: Nico Huber [mailto:<a href="mailto:nico.h@gmx.de">nico.h@gmx.de</a>]<br>
Sent: Tuesday, May 9, 2017 3:27 PM<br>
To: Youness Alaoui <<a href="mailto:kakaroto@kakaroto.homelinux.net">kakaroto@kakaroto.homelinux.<wbr>net</a>>; Aaron Durbin <<a href="mailto:adurbin@google.com">adurbin@google.com</a>><br>
Cc: Alexander Couzens <<a href="mailto:lynxis@fe80.eu">lynxis@fe80.eu</a>>; Nico Huber <<a href="mailto:nico.huber@secunet.com">nico.huber@secunet.com</a>>; Leahy, Leroy P <<a href="mailto:leroy.p.leahy@intel.com">leroy.p.leahy@intel.com</a>>; Duncan Laurie <<a href="mailto:dlaurie@chromium.org">dlaurie@chromium.org</a>>; <a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
Subject: Re: [coreboot] Will we maintain Skylake/FSP1.1?<br>
<br>
On 09.05.2017 18:47, Youness Alaoui wrote:<br>
> I thought FSP 1.1 was for skylake and FSP 2.0 for Kabylake, I didn't<br>
> realize 2.0 would be compatible with skylake too. Does this mean a<br>
> skylake port could use fsp 1.1 or 2.0 ? In that case, is the 2.0<br>
> version better maintained, more stable, easier to integrate, etc.. or<br>
> are both 1.1 and 2.0 implementations equivalent at this point?<br>
<br>
Yes, the Kaby Lake release should be compatible with Skylake too. I'd expect the resulting coreboot to be feature equivalent. The Kconfig option MAINBOARD_USES_FSP2_0 is not tied to SOC_INTEL_KABYLAKE and there is one board (intel/kunimitsu) that implements both interfaces.<br>
<br>
Generally, the FSP 2.0 hook-up looks to be in a better shape, though.<br>
<br>
> I also don't see the 2.0 release in <a href="https://github.com/IntelFsp/FSP/" rel="noreferrer" target="_blank">https://github.com/IntelFsp/<wbr>FSP/</a><br>
> so I assume getting my hands on it would mean grabbing it from somewhere else....<br>
<br>
It's not released yet and I also struggle to find it. I had access to pre-releases in the Intel Business Portal, but that is gone and I don't know yet what to type into the search box on <a href="http://intel.com" rel="noreferrer" target="_blank">intel.com</a> to find something useful :-/ Would be great if anyone could give us a pointer.<br>
<br>
Nico<br>
<br>
><br>
> Thanks,<br>
> Youness.<br>
><br>
> On Tue, May 9, 2017 at 11:19 AM, Aaron Durbin <<a href="mailto:adurbin@google.com">adurbin@google.com</a>> wrote:<br>
><br>
>> On Tue, May 9, 2017 at 10:14 AM, Nico Huber <<a href="mailto:nico.huber@secunet.com">nico.huber@secunet.com</a>><br>
>> wrote:<br>
>>> Hi,<br>
>>><br>
>>> I was walking through the Skylake FSP1.1 support in coreboot and<br>
>>> asked myself if it is worth to clean it up and maintain the code?<br>
>>> given that the upcoming release of Kabylake FSP should be able to<br>
>>> supersede it (I presume it is?). Are there any plans yet to drop it<br>
>>> once the next FSP is released? (when will that be anyway?)<br>
>><br>
>> I wanted to get rid of it, but Intel claimed they had customers using<br>
>> it still.<br>
>><br>
>>><br>
>>> Btw. does anybody feel like a maintainer for soc/intel/skylake/?<br>
>><br>
>> Personally feel? Or want?<br>
>><br>
>>><br>
>>> In it's current state it's very hard to use from a mainboard<br>
>>> porter's point of view. Many of the selectable Kconfig settings are<br>
>>> useless (either don't compile or don't run) for FSP1.1, and there's<br>
>>> a `struct pei_data` [1] that seems to be a remnant of compatibility<br>
>>> for a dif- ferent blob ;)<br>
>><br>
>> That's just an old remnant of passing data around. It could be<br>
>> removed as you annotated isolating those pieces to different structs<br>
>> and/or variables for passing data around. The name is obviously not<br>
>> applicable w.r.t. its current use.<br>
>><br>
>>><br>
>>> Best regards,<br>
>>> Nico<br>
>>><br>
>>> PS. Microcode updates are also missing in the upstream blobs repo. Is<br>
>>>     that a licensing problem? If I try to download them from Intel, it<br>
>>>     asks me to click to accept that I'll prevent further distribution.<br>
>>>     I could prepare a patch to add them but somebody else would have<br>
>>>     to sign it off.<br>
>>><br>
>>> [1] <a href="https://review.coreboot.org/#/c/19638/" rel="noreferrer" target="_blank">https://review.coreboot.org/#/<wbr>c/19638/</a><br>
>>><br>
>><br>
><br>
><br>
><br>
<br>
<br>
--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
<a href="https://mail.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">https://mail.coreboot.org/<wbr>mailman/listinfo/coreboot</a><br>
</div></div></blockquote></div><br></div>