<div dir="ltr"><div class="gmail_quote"><div dir="ltr">On Mon, May 1, 2017 at 2:54 PM Raphael Jacquot <<a href="mailto:sxpert@sxpert.org" target="_blank">sxpert@sxpert.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><br>
<br>
what kind of performance can be expected from RiscV ?<br><br></blockquote><div><br></div></div><div dir="ltr"><div class="gmail_quote"><div>Performance is not the issue. The issue is when it will be ready, and in a laptop you like, and the answer is "not for a while".</div><div><br></div><div>Further, while the RISCV instruction set and architecture are open source, that really doesn't imply that  things such as SMM can't be implemented on them. RISC-V M mode will allow such things in fact. I failed to convince the RISCV community that M-mode code should be part of the kernel, in the hopes of making it impossible to have something like SMM. I failed. </div><div><br></div><div>Don't assume, just because the instruction set is open source, that all the problems go away. They don't. System vendors can still do a lot.</div></div></div></div>