<p>HAOUAS Elyes has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/c/coreboot/+/30007">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">sb/amd/sr5650/cmn.h: Don't use device_t<br><br>Use of device_t is deprecated.<br><br>Change-Id: Iddbec373bfb3f8dc208397727de32db3844a333a<br>Signed-off-by: Elyes HAOUAS <ehaouas@noos.fr><br>---<br>M src/southbridge/amd/sr5650/cmn.h<br>1 file changed, 140 insertions(+), 19 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/07/30007/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/southbridge/amd/sr5650/cmn.h b/src/southbridge/amd/sr5650/cmn.h</span><br><span>index 859e15d..f5047d9 100644</span><br><span>--- a/src/southbridge/amd/sr5650/cmn.h</span><br><span>+++ b/src/southbridge/amd/sr5650/cmn.h</span><br><span>@@ -34,30 +34,32 @@</span><br><span> #define AB_INDX   0xCD8</span><br><span> #define AB_DATA   (AB_INDX+4)</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline u32 nb_read_index(device_t dev, u32 index_reg, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+#ifdef __SIMPLE_DEVICE__</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 nb_read_index(pci_devfn_t dev, u32 index_reg, u32 index)</span><br><span> {</span><br><span>       pci_write_config32(dev, index_reg, index);</span><br><span>   return pci_read_config32(dev, index_reg + 0x4);</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void nb_write_index(device_t dev, u32 index_reg, u32 index, u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void nb_write_index(pci_devfn_t dev, u32 index_reg, u32 index,</span><br><span style="color: hsl(120, 100%, 40%);">+                               u32 data)</span><br><span> {</span><br><span>     pci_write_config32(dev, index_reg, index);</span><br><span>   pci_write_config32(dev, index_reg + 0x4, data);</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline u32 nbmisc_read_index(device_t nb_dev, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 nbmisc_read_index(pci_devfn_t nb_dev, u32 index)</span><br><span> {</span><br><span>     return nb_read_index((nb_dev), NBMISC_INDEX, (index));</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void nbmisc_write_index(device_t nb_dev, u32 index, u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void nbmisc_write_index(pci_devfn_t nb_dev, u32 index, u32 data)</span><br><span> {</span><br><span>      nb_write_index((nb_dev), NBMISC_INDEX, ((index) | 0x80), (data));</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void set_nbmisc_enable_bits(device_t nb_dev, u32 reg_pos, u32 mask,</span><br><span style="color: hsl(0, 100%, 40%);">-                                u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbmisc_enable_bits(pci_devfn_t nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                         u32 mask, u32 val)</span><br><span> {</span><br><span>    u32 reg_old, reg;</span><br><span>    reg = reg_old = nbmisc_read_index(nb_dev, reg_pos);</span><br><span>@@ -68,28 +70,28 @@</span><br><span>    }</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline u32 htiu_read_index(device_t nb_dev, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 htiu_read_index(pci_devfn_t nb_dev, u32 index)</span><br><span> {</span><br><span>       return nb_read_index((nb_dev), NBHTIU_INDEX, (index));</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void htiu_write_index(device_t nb_dev, u32 index, u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void htiu_write_index(pci_devfn_t nb_dev, u32 index, u32 data)</span><br><span> {</span><br><span>  nb_write_index((nb_dev), NBHTIU_INDEX, ((index) | 0x100), (data));</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline u32 nbmc_read_index(device_t nb_dev, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 nbmc_read_index(pci_devfn_t nb_dev, u32 index)</span><br><span> {</span><br><span>      return nb_read_index((nb_dev), NBMC_INDEX, (index));</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void nbmc_write_index(device_t nb_dev, u32 index, u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void nbmc_write_index(pci_devfn_t nb_dev, u32 index, u32 data)</span><br><span> {</span><br><span>    nb_write_index((nb_dev), NBMC_INDEX, ((index) | 1 << 9), (data));</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void set_htiu_enable_bits(device_t nb_dev, u32 reg_pos, u32 mask,</span><br><span style="color: hsl(0, 100%, 40%);">-                          u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_htiu_enable_bits(pci_devfn_t nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                   u32 mask, u32 val)</span><br><span> {</span><br><span>      u32 reg_old, reg;</span><br><span>    reg = reg_old = htiu_read_index(nb_dev, reg_pos);</span><br><span>@@ -100,8 +102,8 @@</span><br><span>      }</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void set_nbcfg_enable_bits(device_t nb_dev, u32 reg_pos, u32 mask,</span><br><span style="color: hsl(0, 100%, 40%);">-                                u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbcfg_enable_bits(pci_devfn_t nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                  u32 mask, u32 val)</span><br><span> {</span><br><span>     u32 reg_old, reg;</span><br><span>    reg = reg_old = pci_read_config32(nb_dev, reg_pos);</span><br><span>@@ -112,8 +114,8 @@</span><br><span>    }</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void set_nbcfg_enable_bits_8(device_t nb_dev, u32 reg_pos, u8 mask,</span><br><span style="color: hsl(0, 100%, 40%);">-                                 u8 val)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbcfg_enable_bits_8(pci_devfn_t nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                         u8 mask, u8 val)</span><br><span> {</span><br><span>     u8 reg_old, reg;</span><br><span>     reg = reg_old = pci_read_config8(nb_dev, reg_pos);</span><br><span>@@ -124,8 +126,8 @@</span><br><span>     }</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void set_nbmc_enable_bits(device_t nb_dev, u32 reg_pos, u32 mask,</span><br><span style="color: hsl(0, 100%, 40%);">-                                u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbmc_enable_bits(pci_devfn_t nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                   u32 mask, u32 val)</span><br><span> {</span><br><span>      u32 reg_old, reg;</span><br><span>    reg = reg_old = nbmc_read_index(nb_dev, reg_pos);</span><br><span>@@ -136,7 +138,8 @@</span><br><span>      }</span><br><span> }</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-static inline void set_pcie_enable_bits(device_t dev, u32 reg_pos, u32 mask, u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_pcie_enable_bits(pci_devfn_t dev, u32 reg_pos, u32 mask,</span><br><span style="color: hsl(120, 100%, 40%);">+                                      u32 val)</span><br><span> {</span><br><span>        u32 reg_old, reg;</span><br><span>    reg = reg_old = nb_read_index(dev, NBPCIE_INDEX, reg_pos);</span><br><span>@@ -147,6 +150,124 @@</span><br><span>   }</span><br><span> }</span><br><span> </span><br><span style="color: hsl(120, 100%, 40%);">+#else</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 nb_read_index(struct device *dev, u32 index_reg, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+   pci_write_config32(dev, index_reg, index);</span><br><span style="color: hsl(120, 100%, 40%);">+    return pci_read_config32(dev, index_reg + 0x4);</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void nb_write_index(struct device *dev, u32 index_reg, u32 index,</span><br><span style="color: hsl(120, 100%, 40%);">+                           u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+        pci_write_config32(dev, index_reg, index);</span><br><span style="color: hsl(120, 100%, 40%);">+    pci_write_config32(dev, index_reg + 0x4, data);</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 nbmisc_read_index(struct device *nb_dev, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+        return nb_read_index((nb_dev), NBMISC_INDEX, (index));</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void nbmisc_write_index(struct device *nb_dev, u32 index,</span><br><span style="color: hsl(120, 100%, 40%);">+                                u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+    nb_write_index((nb_dev), NBMISC_INDEX, ((index) | 0x80), (data));</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbmisc_enable_bits(struct device *nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                   u32 mask, u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+       u32 reg_old, reg;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg = reg_old = nbmisc_read_index(nb_dev, reg_pos);</span><br><span style="color: hsl(120, 100%, 40%);">+   reg &= ~mask;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg |= val;</span><br><span style="color: hsl(120, 100%, 40%);">+   if (reg != reg_old) {</span><br><span style="color: hsl(120, 100%, 40%);">+         nbmisc_write_index(nb_dev, reg_pos, reg);</span><br><span style="color: hsl(120, 100%, 40%);">+     }</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 htiu_read_index(struct device *nb_dev, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+        return nb_read_index((nb_dev), NBHTIU_INDEX, (index));</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void htiu_write_index(struct device *nb_dev, u32 index, u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+       nb_write_index((nb_dev), NBHTIU_INDEX, ((index) | 0x100), (data));</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline u32 nbmc_read_index(struct device *nb_dev, u32 index)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+       return nb_read_index((nb_dev), NBMC_INDEX, (index));</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void nbmc_write_index(struct device *nb_dev, u32 index, u32 data)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+ nb_write_index((nb_dev), NBMC_INDEX, ((index) | 1 << 9), (data));</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_htiu_enable_bits(struct device *nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                     u32 mask, u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+ u32 reg_old, reg;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg = reg_old = htiu_read_index(nb_dev, reg_pos);</span><br><span style="color: hsl(120, 100%, 40%);">+     reg &= ~mask;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg |= val;</span><br><span style="color: hsl(120, 100%, 40%);">+   if (reg != reg_old) {</span><br><span style="color: hsl(120, 100%, 40%);">+         htiu_write_index(nb_dev, reg_pos, reg);</span><br><span style="color: hsl(120, 100%, 40%);">+       }</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbcfg_enable_bits(struct device *nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                   u32 mask, u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+        u32 reg_old, reg;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg = reg_old = pci_read_config32(nb_dev, reg_pos);</span><br><span style="color: hsl(120, 100%, 40%);">+   reg &= ~mask;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg |= val;</span><br><span style="color: hsl(120, 100%, 40%);">+   if (reg != reg_old) {</span><br><span style="color: hsl(120, 100%, 40%);">+         pci_write_config32(nb_dev, reg_pos, reg);</span><br><span style="color: hsl(120, 100%, 40%);">+     }</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbcfg_enable_bits_8(struct device *nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                           u8 mask, u8 val)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+        u8 reg_old, reg;</span><br><span style="color: hsl(120, 100%, 40%);">+      reg = reg_old = pci_read_config8(nb_dev, reg_pos);</span><br><span style="color: hsl(120, 100%, 40%);">+    reg &= ~mask;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg |= val;</span><br><span style="color: hsl(120, 100%, 40%);">+   if (reg != reg_old) {</span><br><span style="color: hsl(120, 100%, 40%);">+         pci_write_config8(nb_dev, reg_pos, reg);</span><br><span style="color: hsl(120, 100%, 40%);">+      }</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_nbmc_enable_bits(struct device *nb_dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                   u32 mask, u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+ u32 reg_old, reg;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg = reg_old = nbmc_read_index(nb_dev, reg_pos);</span><br><span style="color: hsl(120, 100%, 40%);">+     reg &= ~mask;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg |= val;</span><br><span style="color: hsl(120, 100%, 40%);">+   if (reg != reg_old) {</span><br><span style="color: hsl(120, 100%, 40%);">+         nbmc_write_index(nb_dev, reg_pos, reg);</span><br><span style="color: hsl(120, 100%, 40%);">+       }</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+static inline void set_pcie_enable_bits(struct device *dev, u32 reg_pos,</span><br><span style="color: hsl(120, 100%, 40%);">+                                      u32 mask, u32 val)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+ u32 reg_old, reg;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg = reg_old = nb_read_index(dev, NBPCIE_INDEX, reg_pos);</span><br><span style="color: hsl(120, 100%, 40%);">+    reg &= ~mask;</span><br><span style="color: hsl(120, 100%, 40%);">+     reg |= val;</span><br><span style="color: hsl(120, 100%, 40%);">+   if (reg != reg_old) {</span><br><span style="color: hsl(120, 100%, 40%);">+         nb_write_index(dev, NBPCIE_INDEX, reg_pos, reg);</span><br><span style="color: hsl(120, 100%, 40%);">+      }</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+#endif /* __SIMPLE_DEVICE__ */</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span> void set_pcie_reset(void);</span><br><span> void set_pcie_dereset(void);</span><br><span> </span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/c/coreboot/+/30007">change 30007</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/c/coreboot/+/30007"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-Change-Id: Iddbec373bfb3f8dc208397727de32db3844a333a </div>
<div style="display:none"> Gerrit-Change-Number: 30007 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: HAOUAS Elyes <ehaouas@noos.fr> </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>