<p>Mario Scheithauer has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/29530">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">siemens/mc_apl3: Set Full Reset Bit into Reset Control Register<br><br>This mainboard provides customer hardware reset button. A feature of<br>this button is that it holds the APL in reset state as long as the reset<br>button is pressed. After releasing the reset button the APL should<br>restart again without the need for a power cycle. When Bit 3 in Reset<br>Control Register (I/O port CF9h) is set to 1 the PCH is driving SLP_S3<br>active (low).<br><br>Change-Id: Ib842f15b6ba14851d7f9b1b97c83389adc61f50b<br>Signed-off-by: Mario Scheithauer <mario.scheithauer@siemens.com><br>---<br>M src/mainboard/siemens/mc_apl1/variants/mc_apl3/mainboard.c<br>1 file changed, 6 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/30/29530/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/siemens/mc_apl1/variants/mc_apl3/mainboard.c b/src/mainboard/siemens/mc_apl1/variants/mc_apl3/mainboard.c</span><br><span>index f41fe73..13fa0f0 100644</span><br><span>--- a/src/mainboard/siemens/mc_apl1/variants/mc_apl3/mainboard.c</span><br><span>+++ b/src/mainboard/siemens/mc_apl1/variants/mc_apl3/mainboard.c</span><br><span>@@ -14,6 +14,7 @@</span><br><span>  */</span><br><span> </span><br><span> #include <bootstate.h></span><br><span style="color: hsl(120, 100%, 40%);">+#include <cf9_reset.h></span><br><span> #include <console/console.h></span><br><span> #include <device/pci_def.h></span><br><span> #include <device/pci_ids.h></span><br><span>@@ -62,6 +63,11 @@</span><br><span>             cmd |= PCI_COMMAND_MASTER;</span><br><span>           pci_write_config16(dev, PCI_COMMAND, cmd);</span><br><span>   }</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+   /* Set Full Reset Bit into Reset Control Register (I/O port CF9h).</span><br><span style="color: hsl(120, 100%, 40%);">+     * When Bit 3 is set to 1 the PCH will driving SLP_S3 active (low).</span><br><span style="color: hsl(120, 100%, 40%);">+    */</span><br><span style="color: hsl(120, 100%, 40%);">+   outb(FULL_RST, RST_CNT);</span><br><span> }</span><br><span> </span><br><span> static void wait_for_legacy_dev(void *unused)</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/29530">change 29530</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/29530"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Ib842f15b6ba14851d7f9b1b97c83389adc61f50b </div>
<div style="display:none"> Gerrit-Change-Number: 29530 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Mario Scheithauer <mario.scheithauer@siemens.com> </div>