<p><a href="https://review.coreboot.org/28719">View Change</a></p><p>24 comments:</p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h">File src/southbridge/amd/pi/hudson/pci_devs.h:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@34">Patch Set #4, Line 34:</a> <code style="font-family:monospace,monospace">#define XHCI_PCIDEV             _PCI_DEV(XHCI_DEV,XHCI_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@40">Patch Set #4, Line 40:</a> <code style="font-family:monospace,monospace">#define XHCI2_PCIDEV            _PCI_DEV(XHCI2_DEV,XHCI2_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@49">Patch Set #4, Line 49:</a> <code style="font-family:monospace,monospace">#define SATA_PCIDEV           _PCI_DEV(SATA_DEV,SATA_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@65">Patch Set #4, Line 65:</a> <code style="font-family:monospace,monospace">#define OHCI1_PCIDEV            _PCI_DEV(OHCI1_DEV,OHCI1_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@66">Patch Set #4, Line 66:</a> <code style="font-family:monospace,monospace">#define OHCI2_PCIDEV          _PCI_DEV(OHCI2_DEV,OHCI2_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@67">Patch Set #4, Line 67:</a> <code style="font-family:monospace,monospace">#define OHCI3_PCIDEV          _PCI_DEV(OHCI3_DEV,OHCI3_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@68">Patch Set #4, Line 68:</a> <code style="font-family:monospace,monospace">#define OHCI4_PCIDEV          _PCI_DEV(OHCI4_DEV,OHCI4_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@81">Patch Set #4, Line 81:</a> <code style="font-family:monospace,monospace">#define EHCI1_PCIDEV          _PCI_DEV(EHCI1_DEV,EHCI1_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@82">Patch Set #4, Line 82:</a> <code style="font-family:monospace,monospace">#define EHCI2_PCIDEV          _PCI_DEV(EHCI2_DEV,EHCI2_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@83">Patch Set #4, Line 83:</a> <code style="font-family:monospace,monospace">#define EHCI3_PCIDEV          _PCI_DEV(EHCI3_DEV,EHCI3_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@90">Patch Set #4, Line 90:</a> <code style="font-family:monospace,monospace">#define SMBUS_PCIDEV          _PCI_DEV(SMBUS_DEV,SMBUS_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@98">Patch Set #4, Line 98:</a> <code style="font-family:monospace,monospace">#define IDE_PCIDEV            _PCI_DEV(IDE_DEV,IDE_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@106">Patch Set #4, Line 106:</a> <code style="font-family:monospace,monospace">#define HDA_PCIDEV              _PCI_DEV(HDA_DEV,HDA_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@114">Patch Set #4, Line 114:</a> <code style="font-family:monospace,monospace">#define LPC_PCIDEV              _PCI_DEV(LPC_DEV,LPC_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@121">Patch Set #4, Line 121:</a> <code style="font-family:monospace,monospace">#define SB_PCI_PORT_PCIDEV      _PCI_DEV(SB_PCI_PORT_DEV,SB_PCI_PORT_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@128">Patch Set #4, Line 128:</a> <code style="font-family:monospace,monospace">#define SD_PCIDEV               _PCI_DEV(SD_DEV,SD_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@145">Patch Set #4, Line 145:</a> <code style="font-family:monospace,monospace">#define SB_PCIE_PORT1_PCIDEV      _PCI_DEV(SB_PCIE_DEV,SB_PCIE_PORT1_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@146">Patch Set #4, Line 146:</a> <code style="font-family:monospace,monospace">#define SB_PCIE_PORT2_PCIDEV      _PCI_DEV(SB_PCIE_DEV,SB_PCIE_PORT2_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@147">Patch Set #4, Line 147:</a> <code style="font-family:monospace,monospace">#define SB_PCIE_PORT3_PCIDEV      _PCI_DEV(SB_PCIE_DEV,SB_PCIE_PORT3_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/pci_devs.h@148">Patch Set #4, Line 148:</a> <code style="font-family:monospace,monospace">#define SB_PCIE_PORT4_PCIDEV      _PCI_DEV(SB_PCIE_DEV,SB_PCIE_PORT4_FUNC)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li></ul></li><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/spi.c">File src/southbridge/amd/pi/hudson/spi.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/spi.c@117">Patch Set #4, Line 117:</a> <code style="font-family:monospace,monospace">        while ((spi_read8(SPI_REG_CNTRL02) & CNTRL02_EXEC_OPCODE) &&</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">trailing statements should be on next line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/spi.c@165">Patch Set #4, Line 165:</a> <code style="font-family:monospace,monospace">    for (count = 0; count < bytesout; count++, dout++) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">braces {} are not necessary for single statement blocks</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/spi.c@174">Patch Set #4, Line 174:</a> <code style="font-family:monospace,monospace">        for (count = 0; count < bytesout; count++) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">braces {} are not necessary for single statement blocks</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/28719/4/src/southbridge/amd/pi/hudson/spi.c@178">Patch Set #4, Line 178:</a> <code style="font-family:monospace,monospace">        for (count = 0; count < bytesin; count++, din++) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">braces {} are not necessary for single statement blocks</p></li></ul></li></ul><p>To view, visit <a href="https://review.coreboot.org/28719">change 28719</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/28719"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: comment </div>
<div style="display:none"> Gerrit-Change-Id: Icc6feb433a19337e09fc394cbf30288f53b195dd </div>
<div style="display:none"> Gerrit-Change-Number: 28719 </div>
<div style="display:none"> Gerrit-PatchSet: 4 </div>
<div style="display:none"> Gerrit-Owner: Michał Żygowski <michal.zygowski@3mdeb.com> </div>
<div style="display:none"> Gerrit-Reviewer: Aaron Durbin <adurbin@chromium.org> </div>
<div style="display:none"> Gerrit-Reviewer: Julius Werner <jwerner@chromium.org> </div>
<div style="display:none"> Gerrit-Reviewer: Kyösti Mälkki <kyosti.malkki@gmail.com> </div>
<div style="display:none"> Gerrit-Reviewer: Michał Żygowski <michal.zygowski@3mdeb.com> </div>
<div style="display:none"> Gerrit-Reviewer: Paul Menzel <paulepanter@users.sourceforge.net> </div>
<div style="display:none"> Gerrit-Reviewer: Piotr Król <piotr.krol@3mdeb.com> </div>
<div style="display:none"> Gerrit-Reviewer: Stefan Reinauer <stefan.reinauer@coreboot.org> </div>
<div style="display:none"> Gerrit-Reviewer: build bot (Jenkins) <no-reply@coreboot.org> </div>
<div style="display:none"> Gerrit-CC: Marc Jones <marc@marcjonesconsulting.com> </div>
<div style="display:none"> Gerrit-Comment-Date: Mon, 15 Oct 2018 08:05:10 +0000 </div>
<div style="display:none"> Gerrit-HasComments: Yes </div>
<div style="display:none"> Gerrit-HasLabels: No </div>