<p>Werner Zeh <strong>merged</strong> this change.</p><p><a href="https://review.coreboot.org/28761">View Change</a></p><div style="white-space:pre-wrap">Approvals:
  build bot (Jenkins): Verified
  Werner Zeh: Looks good to me, approved

</div><pre style="font-family: monospace,monospace; white-space: pre-wrap;">siemens/mc_apl1: Activate clock spreading for PTN3460<br><br>In order to minimize Electromagnetic Interference (EMI) on the LVDS<br>interface driven by PTN3460, clock spreading must be activated for<br>mc_apl1 mainboard. The modulation ratio is set to 1 % of the nominal<br>frequency.<br><br>Change-Id: Ie457fcdbb6239dc0b25e2c35ad7a310ee80383f9<br>Signed-off-by: Mario Scheithauer <mario.scheithauer@siemens.com><br>Reviewed-on: https://review.coreboot.org/28761<br>Reviewed-by: Werner Zeh <werner.zeh@siemens.com><br>Tested-by: build bot (Jenkins) <no-reply@coreboot.org><br>---<br>M src/mainboard/siemens/mc_apl1/variants/mc_apl1/ptn3460.c<br>1 file changed, 2 insertions(+), 2 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/siemens/mc_apl1/variants/mc_apl1/ptn3460.c b/src/mainboard/siemens/mc_apl1/variants/mc_apl1/ptn3460.c</span><br><span>index f1cbf0f..829af2a 100644</span><br><span>--- a/src/mainboard/siemens/mc_apl1/variants/mc_apl1/ptn3460.c</span><br><span>+++ b/src/mainboard/siemens/mc_apl1/variants/mc_apl1/ptn3460.c</span><br><span>@@ -84,8 +84,8 @@</span><br><span>                 /* Use 18 bits per pixel. */</span><br><span>                 cfg.lvds_interface_ctrl1 |= 0x20;</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-   /* No clock spreading, 300 mV LVDS swing. */</span><br><span style="color: hsl(0, 100%, 40%);">-    cfg.lvds_interface_ctrl2 = 0x03;</span><br><span style="color: hsl(120, 100%, 40%);">+      /* 1 % clock spreading, 300 mV LVDS swing. */</span><br><span style="color: hsl(120, 100%, 40%);">+ cfg.lvds_interface_ctrl2 = 0x13;</span><br><span>     /* No LVDS signal swap. */</span><br><span>   cfg.lvds_interface_ctrl3 = 0x00;</span><br><span>     /* Delay T2 (VDD to LVDS active) by 16 ms. */</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/28761">change 28761</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/28761"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: merged </div>
<div style="display:none"> Gerrit-Change-Id: Ie457fcdbb6239dc0b25e2c35ad7a310ee80383f9 </div>
<div style="display:none"> Gerrit-Change-Number: 28761 </div>
<div style="display:none"> Gerrit-PatchSet: 4 </div>
<div style="display:none"> Gerrit-Owner: Mario Scheithauer <mario.scheithauer@siemens.com> </div>
<div style="display:none"> Gerrit-Reviewer: Mario Scheithauer <mario.scheithauer@siemens.com> </div>
<div style="display:none"> Gerrit-Reviewer: Werner Zeh <werner.zeh@siemens.com> </div>
<div style="display:none"> Gerrit-Reviewer: build bot (Jenkins) <no-reply@coreboot.org> </div>