<p>Duncan Laurie has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/28758">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">ec/google/chromeec: Define a sync IRQ if needed<br><br>Some boards are adding a second pin used for synchronization between<br>the EC and AP.  This is a direct connection between the EC and the SOC<br>that is intended to provide a lower latency interrupt signal for<br>sensors on the EC.<br><br>Currently the runtime EC interrupts assert an SCI before eventually<br>resulting in a Notify() on the MKBP device that the sensor driver users.<br>These extra layers add processing time and require additional EC<br>communication to determine the event source.<br><br>This interface was tested on a reworked Nocturne board with modified<br>EC and a modified kernel driver to ensure that the interrupt asserts<br>as expected and can be used by the kernel driver.<br><br>Change-Id: I49a11363ce82882e572bcb8923fd114ab6593fea<br>Signed-off-by: Duncan Laurie <dlaurie@google.com><br>---<br>M src/ec/google/chromeec/acpi/cros_ec.asl<br>1 file changed, 10 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/58/28758/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/ec/google/chromeec/acpi/cros_ec.asl b/src/ec/google/chromeec/acpi/cros_ec.asl</span><br><span>index d0a5b68..befd5a7 100644</span><br><span>--- a/src/ec/google/chromeec/acpi/cros_ec.asl</span><br><span>+++ b/src/ec/google/chromeec/acpi/cros_ec.asl</span><br><span>@@ -22,6 +22,16 @@</span><br><span>       Name (_PRW, Package () { EC_ENABLE_WAKE_PIN, 0x5 })</span><br><span> #endif</span><br><span> </span><br><span style="color: hsl(120, 100%, 40%);">+#ifdef EC_ENABLE_SYNC_IRQ</span><br><span style="color: hsl(120, 100%, 40%);">+  Name (_CRS, ResourceTemplate ()</span><br><span style="color: hsl(120, 100%, 40%);">+       {</span><br><span style="color: hsl(120, 100%, 40%);">+             Interrupt (ResourceConsumer, Edge, ActiveLow, Exclusive)</span><br><span style="color: hsl(120, 100%, 40%);">+              {</span><br><span style="color: hsl(120, 100%, 40%);">+                     EC_SYNC_IRQ</span><br><span style="color: hsl(120, 100%, 40%);">+           }</span><br><span style="color: hsl(120, 100%, 40%);">+     })</span><br><span style="color: hsl(120, 100%, 40%);">+#endif</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span> #ifdef EC_ENABLE_MKBP_DEVICE</span><br><span>         Device (CKSC)</span><br><span>        {</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/28758">change 28758</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/28758"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I49a11363ce82882e572bcb8923fd114ab6593fea </div>
<div style="display:none"> Gerrit-Change-Number: 28758 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Duncan Laurie <dlaurie@chromium.org> </div>