<p>Elyes HAOUAS has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/27934">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mb/biostar/am1ml: Use common pnp_{enter,exit} functions<br><br>Change-Id: I73b8811767da1b0356cffb6a26553400b2f10841<br>Signed-off-by: Elyes HAOUAS <ehaouas@noos.fr><br>---<br>M src/mainboard/biostar/am1ml/romstage.c<br>1 file changed, 28 insertions(+), 50 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/34/27934/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/biostar/am1ml/romstage.c b/src/mainboard/biostar/am1ml/romstage.c</span><br><span>index 7caa4dc..2512e51 100644</span><br><span>--- a/src/mainboard/biostar/am1ml/romstage.c</span><br><span>+++ b/src/mainboard/biostar/am1ml/romstage.c</span><br><span>@@ -34,62 +34,40 @@</span><br><span> #define MMIO_NON_POSTED_END   0xfedfffff</span><br><span> #define SB_MMIO_MISC32(x) *(volatile u32 *)(AMD_SB_ACPI_MMIO_ADDR + 0xE00 + (x))</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-</span><br><span style="color: hsl(0, 100%, 40%);">-static void it_sio_write(pnp_devfn_t dev, u8 reg, u8 value)</span><br><span style="color: hsl(0, 100%, 40%);">-{</span><br><span style="color: hsl(0, 100%, 40%);">-  pnp_set_logical_device(dev);</span><br><span style="color: hsl(0, 100%, 40%);">-    pnp_write_config(dev, reg, value);</span><br><span style="color: hsl(0, 100%, 40%);">-}</span><br><span style="color: hsl(0, 100%, 40%);">-</span><br><span style="color: hsl(0, 100%, 40%);">-static void ite_enter_conf(pnp_devfn_t dev)</span><br><span style="color: hsl(0, 100%, 40%);">-{</span><br><span style="color: hsl(0, 100%, 40%);">- u16 port = dev >> 8;</span><br><span style="color: hsl(0, 100%, 40%);">-</span><br><span style="color: hsl(0, 100%, 40%);">-      outb(0x87, port);</span><br><span style="color: hsl(0, 100%, 40%);">-       outb(0x01, port);</span><br><span style="color: hsl(0, 100%, 40%);">-       outb(0x55, port);</span><br><span style="color: hsl(0, 100%, 40%);">-       outb((port == 0x4e) ? 0xaa : 0x55, port);</span><br><span style="color: hsl(0, 100%, 40%);">-}</span><br><span style="color: hsl(0, 100%, 40%);">-</span><br><span style="color: hsl(0, 100%, 40%);">-static void ite_exit_conf(pnp_devfn_t dev)</span><br><span style="color: hsl(0, 100%, 40%);">-{</span><br><span style="color: hsl(0, 100%, 40%);">-   it_sio_write(dev, ITE_CONFIG_REG_CC, 0x02);</span><br><span style="color: hsl(0, 100%, 40%);">-}</span><br><span style="color: hsl(0, 100%, 40%);">-</span><br><span> static void ite_evc_conf(pnp_devfn_t dev)</span><br><span> {</span><br><span style="color: hsl(0, 100%, 40%);">-  ite_enter_conf(dev);</span><br><span style="color: hsl(0, 100%, 40%);">-    it_sio_write(dev, 0xf1 , 0x40 );</span><br><span style="color: hsl(0, 100%, 40%);">-        it_sio_write(dev, 0xf4 , 0x80 );</span><br><span style="color: hsl(0, 100%, 40%);">-        it_sio_write(dev, 0xf5 , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-        it_sio_write(dev, 0xf6 , 0xf0 );</span><br><span style="color: hsl(0, 100%, 40%);">-        it_sio_write(dev, 0xf9 , 0x48 );</span><br><span style="color: hsl(0, 100%, 40%);">-        it_sio_write(dev, 0xfa , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-        it_sio_write(dev, 0xfb , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-        ite_exit_conf(dev);</span><br><span style="color: hsl(120, 100%, 40%);">+   pnp_enter_conf_state(dev);</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write(dev, 0xf1 , 0x40 );</span><br><span style="color: hsl(120, 100%, 40%);">+     ite_sio_write(dev, 0xf4 , 0x80 );</span><br><span style="color: hsl(120, 100%, 40%);">+     ite_sio_write(dev, 0xf5 , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+     ite_sio_write(dev, 0xf6 , 0xf0 );</span><br><span style="color: hsl(120, 100%, 40%);">+     ite_sio_write(dev, 0xf9 , 0x48 );</span><br><span style="color: hsl(120, 100%, 40%);">+     ite_sio_write(dev, 0xfa , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+     ite_sio_write(dev, 0xfb , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+     pnp_exit_conf_state(dev);</span><br><span> }</span><br><span> </span><br><span> static void ite_gpio_conf(pnp_devfn_t dev)</span><br><span> {</span><br><span style="color: hsl(0, 100%, 40%);">-   ite_enter_conf (dev);</span><br><span style="color: hsl(0, 100%, 40%);">-   it_sio_write (dev, 0x25 , 0x80 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0x26 , 0x07 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0x28 , 0x81 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0x2c , 0x06 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0x72 , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0x73 , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xb3 , 0x01 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xb8 , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xc0 , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xc3 , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xc8 , 0x00 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xc9 , 0x07 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xcb , 0x01 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xf0 , 0x10 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xf4 , 0x27 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xf8 , 0x20 );</span><br><span style="color: hsl(0, 100%, 40%);">-       it_sio_write (dev, 0xf9 , 0x01 );</span><br><span style="color: hsl(0, 100%, 40%);">-       ite_exit_conf (dev);</span><br><span style="color: hsl(120, 100%, 40%);">+  pnp_enter_conf_state(dev);</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0x25 , 0x80 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0x26 , 0x07 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0x28 , 0x81 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0x2c , 0x06 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0x72 , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0x73 , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xb3 , 0x01 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xb8 , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xc0 , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xc3 , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xc8 , 0x00 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xc9 , 0x07 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xcb , 0x01 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xf0 , 0x10 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xf4 , 0x27 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xf8 , 0x20 );</span><br><span style="color: hsl(120, 100%, 40%);">+    ite_sio_write (dev, 0xf9 , 0x01 );</span><br><span style="color: hsl(120, 100%, 40%);">+    pnp_exit_conf_state(dev);</span><br><span> }</span><br><span> </span><br><span> void board_BeforeAgesa(struct sysinfo *cb)</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/27934">change 27934</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/27934"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I73b8811767da1b0356cffb6a26553400b2f10841 </div>
<div style="display:none"> Gerrit-Change-Number: 27934 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Elyes HAOUAS <ehaouas@noos.fr> </div>