<p>Zhuohao Lee has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/27808">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mb/google/poppy/variants/rammus: add rammus devicetree.cb<br><br>The IccMax is set to 28A because of the AML requirement. The AcLoadline and<br>DcLoadline keep the poppy value. Besides, the USB 2.0 ports located on the<br>mainboard are set to USB2_PORT_SHORT and the others on the daughterboard are<br>set to USB2_PORT_LONG. Those setting need to be fine tuned later.<br><br>BUG=b:111579386<br>BRANCH=Master<br>TEST=Build pass<br><br>Change-Id: Icabfac04c94b3d480872c243d811509e274ef122<br>Signed-off-by: Zhuohao Lee <zhuohao@chromium.org><br>---<br>M src/mainboard/google/poppy/Kconfig<br>A src/mainboard/google/poppy/variants/rammus/devicetree.cb<br>2 files changed, 342 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/08/27808/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/google/poppy/Kconfig b/src/mainboard/google/poppy/Kconfig</span><br><span>index 2ca0f96..fc090df 100644</span><br><span>--- a/src/mainboard/google/poppy/Kconfig</span><br><span>+++ b/src/mainboard/google/poppy/Kconfig</span><br><span>@@ -30,6 +30,7 @@</span><br><span>    default "variants/nami/devicetree.cb" if BOARD_GOOGLE_NAMI</span><br><span>         default "variants/nautilus/devicetree.cb" if BOARD_GOOGLE_NAUTILUS</span><br><span>         default "variants/nocturne/devicetree.cb" if BOARD_GOOGLE_NOCTURNE</span><br><span style="color: hsl(120, 100%, 40%);">+  default "variants/rammus/devicetree.cb" if BOARD_GOOGLE_RAMMUS</span><br><span>     default "variants/soraka/devicetree.cb" if BOARD_GOOGLE_SORAKA</span><br><span>     default "variants/baseboard/devicetree.cb"</span><br><span> </span><br><span>diff --git a/src/mainboard/google/poppy/variants/rammus/devicetree.cb b/src/mainboard/google/poppy/variants/rammus/devicetree.cb</span><br><span>new file mode 100644</span><br><span>index 0000000..d702bb9</span><br><span>--- /dev/null</span><br><span>+++ b/src/mainboard/google/poppy/variants/rammus/devicetree.cb</span><br><span>@@ -0,0 +1,341 @@</span><br><span style="color: hsl(120, 100%, 40%);">+chip soc/intel/skylake</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+    # Deep Sx states</span><br><span style="color: hsl(120, 100%, 40%);">+      register "deep_s3_enable_ac" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "deep_s3_enable_dc" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "deep_s5_enable_ac" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "deep_s5_enable_dc" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "deep_sx_config" = "DSX_EN_LAN_WAKE_PIN | DSX_EN_WAKE_PIN | DSX_DIS_AC_PRESENT_PD"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     # GPE configuration</span><br><span style="color: hsl(120, 100%, 40%);">+   # Note that GPE events called out in ASL code rely on this</span><br><span style="color: hsl(120, 100%, 40%);">+    # route. i.e. If this route changes then the affected GPE</span><br><span style="color: hsl(120, 100%, 40%);">+     # offset bits also need to be changed.</span><br><span style="color: hsl(120, 100%, 40%);">+        register "gpe0_dw0" = "GPP_B"</span><br><span style="color: hsl(120, 100%, 40%);">+     register "gpe0_dw1" = "GPP_D"</span><br><span style="color: hsl(120, 100%, 40%);">+     register "gpe0_dw2" = "GPP_E"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+   # EC host command ranges are in 0x800-0x8ff & 0x200-0x20f</span><br><span style="color: hsl(120, 100%, 40%);">+ register "gen1_dec" = "0x00fc0801"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "gen2_dec" = "0x000c0201"</span><br><span style="color: hsl(120, 100%, 40%);">+        # EC memory map range is 0x900-0x9ff</span><br><span style="color: hsl(120, 100%, 40%);">+  register "gen3_dec" = "0x00fc0901"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+      # Enable DPTF</span><br><span style="color: hsl(120, 100%, 40%);">+ register "dptf_enable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+    # Enable S0ix</span><br><span style="color: hsl(120, 100%, 40%);">+ register "s0ix_enable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+    # FSP Configuration</span><br><span style="color: hsl(120, 100%, 40%);">+   register "ProbelessTrace" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+   register "EnableLan" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "EnableSata" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+       register "SataSalpSupport" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+  register "SataMode" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+ register "SataPortsEnable[0]" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+       register "EnableAzalia" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+     register "DspEnable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "IoBufferOwnership" = "3"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "EnableTraceHub" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+   register "SsicPortEnable" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+   register "SmbusEnable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "Cio2Enable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+       register "SaImguEnable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+     register "ScsEmmcEnabled" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+   register "ScsEmmcHs400Enabled" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "ScsSdCardEnabled" = "2"</span><br><span style="color: hsl(120, 100%, 40%);">+ register "PttSwitch" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "InternalGfx" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "SkipExtGfxScan" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+   register "Device4Enable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "HeciEnabled" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "SaGv" = "3"</span><br><span style="color: hsl(120, 100%, 40%);">+     register "SerialIrqConfigSirqEnable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "PmConfigSlpS3MinAssert" = "2"        # 50ms</span><br><span style="color: hsl(120, 100%, 40%);">+     register "PmConfigSlpS4MinAssert" = "1"        # 1s</span><br><span style="color: hsl(120, 100%, 40%);">+       register "PmConfigSlpSusMinAssert" = "1"       # 500ms</span><br><span style="color: hsl(120, 100%, 40%);">+    register "PmConfigSlpAMinAssert" = "3"         # 2s</span><br><span style="color: hsl(120, 100%, 40%);">+       register "PmTimerDisabled" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+  register "VmxEnable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pirqa_routing" = "PCH_IRQ11"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pirqb_routing" = "PCH_IRQ10"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pirqc_routing" = "PCH_IRQ11"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pirqd_routing" = "PCH_IRQ11"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pirqe_routing" = "PCH_IRQ11"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pirqf_routing" = "PCH_IRQ11"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pirqg_routing" = "PCH_IRQ11"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pirqh_routing" = "PCH_IRQ11"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+  # VR Settings Configuration for 4 Domains</span><br><span style="color: hsl(120, 100%, 40%);">+     #+----------------+-------+-------+-------+-------+</span><br><span style="color: hsl(120, 100%, 40%);">+   #| Domain/Setting |  SA   |  IA   | GTUS  |  GTS  |</span><br><span style="color: hsl(120, 100%, 40%);">+   #+----------------+-------+-------+-------+-------+</span><br><span style="color: hsl(120, 100%, 40%);">+   #| Psi1Threshold  | 20A   | 20A   | 20A   | 20A   |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| Psi2Threshold  | 2A    | 2A    | 2A    | 2A    |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| Psi3Threshold  | 1A    | 1A    | 1A    | 1A    |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| Psi3Enable     | 1     | 1     | 1     | 1     |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| Psi4Enable     | 1     | 1     | 1     | 1     |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| ImonSlope      | 0     | 0     | 0     | 0     |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| ImonOffset     | 0     | 0     | 0     | 0     |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| IccMax         | 4A    | 28A   | 24A   | 24A   |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| VrVoltageLimit | 1.52V | 1.52V | 1.52V | 1.52V |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| AcLoadline     | 15    | 5.7   | 5.5   | 5.5   |</span><br><span style="color: hsl(120, 100%, 40%);">+   #| DcLoadline     | 14.3  | 4.83  | 4.2   | 4.2   |</span><br><span style="color: hsl(120, 100%, 40%);">+   #+----------------+-------+-------+-------+-------+</span><br><span style="color: hsl(120, 100%, 40%);">+   register "domain_vr_config[VR_SYSTEM_AGENT]" = "{</span><br><span style="color: hsl(120, 100%, 40%);">+              .vr_config_enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+                .psi1threshold = VR_CFG_AMP(20),</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi2threshold = VR_CFG_AMP(2),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3threshold = VR_CFG_AMP(1),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi4enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .imon_slope = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+            .imon_offset = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+           .icc_max = VR_CFG_AMP(4),</span><br><span style="color: hsl(120, 100%, 40%);">+             .voltage_limit = 1520,</span><br><span style="color: hsl(120, 100%, 40%);">+                .ac_loadline = 1500,</span><br><span style="color: hsl(120, 100%, 40%);">+          .dc_loadline = 1430,</span><br><span style="color: hsl(120, 100%, 40%);">+  }"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     register "domain_vr_config[VR_IA_CORE]" = "{</span><br><span style="color: hsl(120, 100%, 40%);">+           .vr_config_enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+                .psi1threshold = VR_CFG_AMP(20),</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi2threshold = VR_CFG_AMP(2),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3threshold = VR_CFG_AMP(1),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi4enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .imon_slope = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+            .imon_offset = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+           .icc_max = VR_CFG_AMP(28),</span><br><span style="color: hsl(120, 100%, 40%);">+            .voltage_limit = 1520,</span><br><span style="color: hsl(120, 100%, 40%);">+                .ac_loadline = 570,</span><br><span style="color: hsl(120, 100%, 40%);">+           .dc_loadline = 483,</span><br><span style="color: hsl(120, 100%, 40%);">+   }"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     register "domain_vr_config[VR_GT_UNSLICED]" = "{</span><br><span style="color: hsl(120, 100%, 40%);">+               .vr_config_enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+                .psi1threshold = VR_CFG_AMP(20),</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi2threshold = VR_CFG_AMP(2),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3threshold = VR_CFG_AMP(1),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi4enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .imon_slope = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+            .imon_offset = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+           .icc_max = VR_CFG_AMP(24),</span><br><span style="color: hsl(120, 100%, 40%);">+            .voltage_limit = 1520,</span><br><span style="color: hsl(120, 100%, 40%);">+                .ac_loadline = 550,</span><br><span style="color: hsl(120, 100%, 40%);">+           .dc_loadline = 420,</span><br><span style="color: hsl(120, 100%, 40%);">+   }"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     register "domain_vr_config[VR_GT_SLICED]" = "{</span><br><span style="color: hsl(120, 100%, 40%);">+         .vr_config_enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+                .psi1threshold = VR_CFG_AMP(20),</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi2threshold = VR_CFG_AMP(2),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3threshold = VR_CFG_AMP(1),</span><br><span style="color: hsl(120, 100%, 40%);">+               .psi3enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .psi4enable = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              .imon_slope = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+            .imon_offset = 0x0,</span><br><span style="color: hsl(120, 100%, 40%);">+           .icc_max = VR_CFG_AMP(24),</span><br><span style="color: hsl(120, 100%, 40%);">+            .voltage_limit = 1520,</span><br><span style="color: hsl(120, 100%, 40%);">+                .ac_loadline = 550,</span><br><span style="color: hsl(120, 100%, 40%);">+           .dc_loadline = 420,</span><br><span style="color: hsl(120, 100%, 40%);">+   }"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     # Enable Root port 1.</span><br><span style="color: hsl(120, 100%, 40%);">+ register "PcieRpEnable[0]" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+  # Enable CLKREQ#</span><br><span style="color: hsl(120, 100%, 40%);">+      register "PcieRpClkReqSupport[0]" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+   # RP 1 uses SRCCLKREQ1#</span><br><span style="color: hsl(120, 100%, 40%);">+       register "PcieRpClkReqNumber[0]" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+    # RP 1 uses uses CLK SRC 1</span><br><span style="color: hsl(120, 100%, 40%);">+    register "PcieRpClkSrcNumber[0]" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+    # RP 1, Enable Advanced Error Reporting</span><br><span style="color: hsl(120, 100%, 40%);">+       register "PcieRpAdvancedErrorReporting[0]" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+  # RP 1, Enable Latency Tolerance Reporting Mechanism</span><br><span style="color: hsl(120, 100%, 40%);">+  register "PcieRpLtrEnable[0]" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     register "usb2_ports[0]" = "USB2_PORT_SHORT(OC0)"   # Type-C Port 1</span><br><span style="color: hsl(120, 100%, 40%);">+       register "usb2_ports[1]" = "USB2_PORT_LONG(OC3)"    # Type-A Port</span><br><span style="color: hsl(120, 100%, 40%);">+ register "usb2_ports[2]" = "USB2_PORT_SHORT(OC_SKIP)"       # Bluetooth</span><br><span style="color: hsl(120, 100%, 40%);">+   register "usb2_ports[4]" = "USB2_PORT_LONG(OC1)"    # Type-C Port 2</span><br><span style="color: hsl(120, 100%, 40%);">+       register "usb2_ports[6]" = "USB2_PORT_SHORT(OC_SKIP)"       # H1</span><br><span style="color: hsl(120, 100%, 40%);">+  register "usb2_ports[8]" = "USB2_PORT_SHORT(OC_SKIP)"       # Camera</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+    register "usb3_ports[0]" = "USB3_PORT_DEFAULT(OC0)" # Type-C Port 1</span><br><span style="color: hsl(120, 100%, 40%);">+       register "usb3_ports[1]" = "USB3_PORT_DEFAULT(OC1)" # Type-C Port 2</span><br><span style="color: hsl(120, 100%, 40%);">+       register "usb3_ports[2]" = "USB3_PORT_DEFAULT(OC3)" # Type-A Port</span><br><span style="color: hsl(120, 100%, 40%);">+ register "usb3_ports[3]" = "USB3_PORT_EMPTY"                # Empty</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     # Intel Common SoC Config</span><br><span style="color: hsl(120, 100%, 40%);">+     #+-------------------+---------------------------+</span><br><span style="color: hsl(120, 100%, 40%);">+    #| Field             |  Value                    |</span><br><span style="color: hsl(120, 100%, 40%);">+    #+-------------------+---------------------------+</span><br><span style="color: hsl(120, 100%, 40%);">+    #| chipset_lockdown  | CHIPSET_LOCKDOWN_COREBOOT |</span><br><span style="color: hsl(120, 100%, 40%);">+    #| I2C0              | Touchscreen               |</span><br><span style="color: hsl(120, 100%, 40%);">+    #| I2C1              | Trackpad                  |</span><br><span style="color: hsl(120, 100%, 40%);">+    #| I2C5              | Audio                     |</span><br><span style="color: hsl(120, 100%, 40%);">+    #+-------------------+---------------------------+</span><br><span style="color: hsl(120, 100%, 40%);">+    register "common_soc_config" = "{</span><br><span style="color: hsl(120, 100%, 40%);">+              .chipset_lockdown = CHIPSET_LOCKDOWN_COREBOOT,</span><br><span style="color: hsl(120, 100%, 40%);">+                .i2c[0] = {</span><br><span style="color: hsl(120, 100%, 40%);">+                   .speed = I2C_SPEED_FAST,</span><br><span style="color: hsl(120, 100%, 40%);">+                      .speed_config[0] = {</span><br><span style="color: hsl(120, 100%, 40%);">+                          .speed = I2C_SPEED_FAST,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .scl_lcnt = 190,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .scl_hcnt = 100,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .sda_hold = 36,</span><br><span style="color: hsl(120, 100%, 40%);">+                       },</span><br><span style="color: hsl(120, 100%, 40%);">+            },</span><br><span style="color: hsl(120, 100%, 40%);">+            .i2c[1] = {</span><br><span style="color: hsl(120, 100%, 40%);">+                   .speed = I2C_SPEED_FAST,</span><br><span style="color: hsl(120, 100%, 40%);">+                      .speed_config[0] = {</span><br><span style="color: hsl(120, 100%, 40%);">+                          .speed = I2C_SPEED_FAST,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .scl_lcnt = 190,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .scl_hcnt = 100,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .sda_hold = 36,</span><br><span style="color: hsl(120, 100%, 40%);">+                       },</span><br><span style="color: hsl(120, 100%, 40%);">+                    .early_init = 1,</span><br><span style="color: hsl(120, 100%, 40%);">+              },</span><br><span style="color: hsl(120, 100%, 40%);">+            .i2c[5] = {</span><br><span style="color: hsl(120, 100%, 40%);">+                   .speed = I2C_SPEED_FAST,</span><br><span style="color: hsl(120, 100%, 40%);">+                      .speed_config[0] = {</span><br><span style="color: hsl(120, 100%, 40%);">+                          .speed = I2C_SPEED_FAST,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .scl_lcnt = 190,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .scl_hcnt = 100,</span><br><span style="color: hsl(120, 100%, 40%);">+                              .sda_hold = 36,</span><br><span style="color: hsl(120, 100%, 40%);">+                       },</span><br><span style="color: hsl(120, 100%, 40%);">+            },</span><br><span style="color: hsl(120, 100%, 40%);">+    }"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     # Touchscreen</span><br><span style="color: hsl(120, 100%, 40%);">+ register "i2c_voltage[0]" = "I2C_VOLTAGE_3V3"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+   # Trackpad</span><br><span style="color: hsl(120, 100%, 40%);">+    register "i2c_voltage[1]" = "I2C_VOLTAGE_3V3"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+   # Audio</span><br><span style="color: hsl(120, 100%, 40%);">+       register "i2c_voltage[5]" = "I2C_VOLTAGE_1V8"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+   # Must leave UART0 enabled or SD/eMMC will not work as PCI</span><br><span style="color: hsl(120, 100%, 40%);">+    register "SerialIoDevMode" = "{</span><br><span style="color: hsl(120, 100%, 40%);">+                [PchSerialIoIndexI2C0]  = PchSerialIoPci,</span><br><span style="color: hsl(120, 100%, 40%);">+             [PchSerialIoIndexI2C1]  = PchSerialIoPci,</span><br><span style="color: hsl(120, 100%, 40%);">+             [PchSerialIoIndexI2C2]  = PchSerialIoDisabled,</span><br><span style="color: hsl(120, 100%, 40%);">+                [PchSerialIoIndexI2C3]  = PchSerialIoDisabled,</span><br><span style="color: hsl(120, 100%, 40%);">+                [PchSerialIoIndexI2C4]  = PchSerialIoDisabled,</span><br><span style="color: hsl(120, 100%, 40%);">+                [PchSerialIoIndexI2C5]  = PchSerialIoPci,</span><br><span style="color: hsl(120, 100%, 40%);">+             [PchSerialIoIndexSpi0]  = PchSerialIoPci,</span><br><span style="color: hsl(120, 100%, 40%);">+             [PchSerialIoIndexSpi1]  = PchSerialIoDisabled,</span><br><span style="color: hsl(120, 100%, 40%);">+                [PchSerialIoIndexUart0] = PchSerialIoPci,</span><br><span style="color: hsl(120, 100%, 40%);">+             [PchSerialIoIndexUart1] = PchSerialIoDisabled,</span><br><span style="color: hsl(120, 100%, 40%);">+                [PchSerialIoIndexUart2] = PchSerialIoSkipInit,</span><br><span style="color: hsl(120, 100%, 40%);">+        }"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+     register "speed_shift_enable" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+       register "psys_pmax" = "45"</span><br><span style="color: hsl(120, 100%, 40%);">+       # PL2 override 18W for AML-Y</span><br><span style="color: hsl(120, 100%, 40%);">+  register "tdp_pl2_override" = "18"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "tcc_offset" = "10"     # TCC of 90C</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+   # Use default SD card detect GPIO configuration</span><br><span style="color: hsl(120, 100%, 40%);">+       register "sdcard_cd_gpio_default" = "GPP_E15"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+   # PCH Trip Temperature in degree C</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pch_trip_temp" = "75"</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+ device cpu_cluster 0 on</span><br><span style="color: hsl(120, 100%, 40%);">+               device lapic 0 on end</span><br><span style="color: hsl(120, 100%, 40%);">+ end</span><br><span style="color: hsl(120, 100%, 40%);">+   device domain 0 on</span><br><span style="color: hsl(120, 100%, 40%);">+            device pci 00.0 on  end # Host Bridge</span><br><span style="color: hsl(120, 100%, 40%);">+         device pci 02.0 on  end # Integrated Graphics Device</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 14.0 on  end # USB xHCI</span><br><span style="color: hsl(120, 100%, 40%);">+            device pci 14.1 on  end # USB xDCI (OTG)</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 14.2 on  end # Thermal Subsystem</span><br><span style="color: hsl(120, 100%, 40%);">+           device pci 15.0 on  end # I2C #0</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 15.1 on</span><br><span style="color: hsl(120, 100%, 40%);">+                    chip drivers/i2c/generic</span><br><span style="color: hsl(120, 100%, 40%);">+                              register "hid" = ""ELAN0000""</span><br><span style="color: hsl(120, 100%, 40%);">+                           register "desc" = ""ELAN Touchpad""</span><br><span style="color: hsl(120, 100%, 40%);">+                             register "irq" = "ACPI_IRQ_EDGE_LOW(GPP_B3_IRQ)"</span><br><span style="color: hsl(120, 100%, 40%);">+                          register "wake" = "GPE0_DW0_05" # GPP_B5</span><br><span style="color: hsl(120, 100%, 40%);">+                          device i2c 15 on end</span><br><span style="color: hsl(120, 100%, 40%);">+                  end</span><br><span style="color: hsl(120, 100%, 40%);">+           end # I2C #1</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 15.2 off end # I2C #2</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 15.3 off end # I2C #3</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 16.0 on  end # Management Engine Interface 1</span><br><span style="color: hsl(120, 100%, 40%);">+               device pci 16.1 off end # Management Engine Interface 2</span><br><span style="color: hsl(120, 100%, 40%);">+               device pci 16.2 off end # Management Engine IDE-R</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 16.3 off end # Management Engine KT Redirection</span><br><span style="color: hsl(120, 100%, 40%);">+            device pci 16.4 off end # Management Engine Interface 3</span><br><span style="color: hsl(120, 100%, 40%);">+               device pci 17.0 off end # SATA</span><br><span style="color: hsl(120, 100%, 40%);">+                device pci 19.0 on  end # UART #2</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 19.1 on</span><br><span style="color: hsl(120, 100%, 40%);">+                    chip drivers/i2c/max98927</span><br><span style="color: hsl(120, 100%, 40%);">+                             register "interleave_mode" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+                          register "vmon_slot_no" = "4"</span><br><span style="color: hsl(120, 100%, 40%);">+                             register "imon_slot_no" = "5"</span><br><span style="color: hsl(120, 100%, 40%);">+                             register "uid" = "0"</span><br><span style="color: hsl(120, 100%, 40%);">+                              register "desc" = ""SSM4567 Right Speaker Amp""</span><br><span style="color: hsl(120, 100%, 40%);">+                         register "name" = ""MAXR""</span><br><span style="color: hsl(120, 100%, 40%);">+                              device i2c 39 on end</span><br><span style="color: hsl(120, 100%, 40%);">+                  end</span><br><span style="color: hsl(120, 100%, 40%);">+                   chip drivers/i2c/max98927</span><br><span style="color: hsl(120, 100%, 40%);">+                             register "interleave_mode" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+                          register "vmon_slot_no" = "6"</span><br><span style="color: hsl(120, 100%, 40%);">+                             register "imon_slot_no" = "7"</span><br><span style="color: hsl(120, 100%, 40%);">+                             register "uid" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+                              register "desc" = ""SSM4567 Left Speaker Amp""</span><br><span style="color: hsl(120, 100%, 40%);">+                          register "name" = ""MAXL""</span><br><span style="color: hsl(120, 100%, 40%);">+                              device i2c 3A on end</span><br><span style="color: hsl(120, 100%, 40%);">+                  end</span><br><span style="color: hsl(120, 100%, 40%);">+           end # I2C #5</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 19.2 off end # I2C #4</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 1c.0 on</span><br><span style="color: hsl(120, 100%, 40%);">+                    chip drivers/intel/wifi</span><br><span style="color: hsl(120, 100%, 40%);">+                               register "wake" = "GPE0_DW0_00" # GPP_B0</span><br><span style="color: hsl(120, 100%, 40%);">+                          device pci 00.0 on end</span><br><span style="color: hsl(120, 100%, 40%);">+                        end</span><br><span style="color: hsl(120, 100%, 40%);">+           end # PCI Express Port 1</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 1c.1 off end # PCI Express Port 2</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1c.2 off end # PCI Express Port 3</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1c.3 off end # PCI Express Port 4</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1c.4 off end # PCI Express Port 5</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1c.5 off end # PCI Express Port 6</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1c.6 off end # PCI Express Port 7</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1c.7 off end # PCI Express Port 8</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1d.0 off end # PCI Express Port 9</span><br><span style="color: hsl(120, 100%, 40%);">+          device pci 1d.1 off end # PCI Express Port 10</span><br><span style="color: hsl(120, 100%, 40%);">+         device pci 1d.2 off end # PCI Express Port 11</span><br><span style="color: hsl(120, 100%, 40%);">+         device pci 1d.3 off end # PCI Express Port 12</span><br><span style="color: hsl(120, 100%, 40%);">+         device pci 1e.0 on  end # UART #0</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 1e.1 off end # UART #1</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 1e.2 on</span><br><span style="color: hsl(120, 100%, 40%);">+                    chip drivers/spi/acpi</span><br><span style="color: hsl(120, 100%, 40%);">+                         register "hid" = "ACPI_DT_NAMESPACE_HID"</span><br><span style="color: hsl(120, 100%, 40%);">+                          register "compat_string" = ""google,cr50""</span><br><span style="color: hsl(120, 100%, 40%);">+                              register "irq" = "ACPI_IRQ_EDGE_LOW(GPP_E0_IRQ)"</span><br><span style="color: hsl(120, 100%, 40%);">+                          device spi 0 on end</span><br><span style="color: hsl(120, 100%, 40%);">+                   end</span><br><span style="color: hsl(120, 100%, 40%);">+           end # GSPI #0</span><br><span style="color: hsl(120, 100%, 40%);">+         device pci 1e.3 off end # GSPI #1</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 1e.4 on  end # eMMC</span><br><span style="color: hsl(120, 100%, 40%);">+                device pci 1e.5 off end # SDIO</span><br><span style="color: hsl(120, 100%, 40%);">+                device pci 1e.6 on end # SDCard</span><br><span style="color: hsl(120, 100%, 40%);">+               device pci 1f.0 on</span><br><span style="color: hsl(120, 100%, 40%);">+                    chip ec/google/chromeec</span><br><span style="color: hsl(120, 100%, 40%);">+                               device pnp 0c09.0 on end</span><br><span style="color: hsl(120, 100%, 40%);">+                      end</span><br><span style="color: hsl(120, 100%, 40%);">+           end # LPC Interface</span><br><span style="color: hsl(120, 100%, 40%);">+           device pci 1f.1 on  end # P2SB</span><br><span style="color: hsl(120, 100%, 40%);">+                device pci 1f.2 on  end # Power Management Controller</span><br><span style="color: hsl(120, 100%, 40%);">+         device pci 1f.3 on  end # Intel HDA</span><br><span style="color: hsl(120, 100%, 40%);">+           device pci 1f.4 on  end # SMBus</span><br><span style="color: hsl(120, 100%, 40%);">+               device pci 1f.5 on  end # PCH SPI</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 1f.6 off end # GbE</span><br><span style="color: hsl(120, 100%, 40%);">+ end</span><br><span style="color: hsl(120, 100%, 40%);">+end</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/27808">change 27808</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/27808"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Icabfac04c94b3d480872c243d811509e274ef122 </div>
<div style="display:none"> Gerrit-Change-Number: 27808 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Zhuohao Lee <zhuohao@chromium.org> </div>