<p><a href="https://review.coreboot.org/27618">View Change</a></p><p>134 comments:</p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c">File src/mainboard/gigabyte/m57sli/acpi_tables.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@36">Patch Set #1, Line 36:</a> <code style="font-family:monospace,monospace">      extern unsigned apicid_mcp55;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@38">Patch Set #1, Line 38:</a> <code style="font-family:monospace,monospace">    unsigned sbdn;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@49">Patch Set #1, Line 49:</a> <code style="font-family:monospace,monospace">   dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">need consistent spacing around '+' (ctx:VxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@49">Patch Set #1, Line 49:</a> <code style="font-family:monospace,monospace">  dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@53">Patch Set #1, Line 53:</a> <code style="font-family:monospace,monospace">                       current += acpi_create_madt_ioapic((acpi_madt_ioapic_t *) current,</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@59">Patch Set #1, Line 59:</a> <code style="font-family:monospace,monospace">       dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x12,1));</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">need consistent spacing around '+' (ctx:VxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@59">Patch Set #1, Line 59:</a> <code style="font-family:monospace,monospace"> dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x12,1));</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/acpi_tables.c@63">Patch Set #1, Line 63:</a> <code style="font-family:monospace,monospace">                      current += acpi_create_madt_ioapic((acpi_madt_ioapic_t *) current,</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li></ul></li><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/fanctl.c">File src/mainboard/gigabyte/m57sli/fanctl.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/fanctl.c@13">Patch Set #1, Line 13:</a> <code style="font-family:monospace,monospace">} sequence[]= {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">spaces required around that '=' (ctx:VxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/fanctl.c@78">Patch Set #1, Line 78:</a> <code style="font-family:monospace,monospace">    for (i = 0; i < ARRAY_SIZE(sequence); i++) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">braces {} are not necessary for single statement blocks</p></li></ul></li><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c">File src/mainboard/gigabyte/m57sli/get_bus_conf.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@29">Patch Set #1, Line 29:</a> <code style="font-family:monospace,monospace">// Global variables for MB layouts and these will be shared by irqtable mptable and acpi_tables</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@32">Patch Set #1, Line 32:</a> <code style="font-family:monospace,monospace">unsigned apicid_mcp55;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@34">Patch Set #1, Line 34:</a> <code style="font-family:monospace,monospace">unsigned pci1234x[] = {            //Here you only need to set value in pci1234 for HT-IO that could be installed or not</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@34">Patch Set #1, Line 34:</a> <code style="font-family:monospace,monospace">unsigned pci1234x[] = {            //Here you only need to set value in pci1234 for HT-IO that could be installed or not</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@35">Patch Set #1, Line 35:</a> <code style="font-family:monospace,monospace">   //You may need to preset pci1234 for HTIO board, please refer to src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@46">Patch Set #1, Line 46:</a> <code style="font-family:monospace,monospace">unsigned hcdnx[] = {            //HT Chain device num, actually it is unit id base of every ht device in chain, assume every chain only have 4 ht device at most</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@46">Patch Set #1, Line 46:</a> <code style="font-family:monospace,monospace">unsigned hcdnx[] = {            //HT Chain device num, actually it is unit id base of every ht device in chain, assume every chain only have 4 ht device at most</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@59">Patch Set #1, Line 59:</a> <code style="font-family:monospace,monospace">static unsigned get_bus_conf_done = 0;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@64">Patch Set #1, Line 64:</a> <code style="font-family:monospace,monospace">  unsigned apicid_base;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@65">Patch Set #1, Line 65:</a> <code style="font-family:monospace,monospace">   unsigned sbdn;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@83">Patch Set #1, Line 83:</a> <code style="font-family:monospace,monospace">  sysconf.sbdn = (sysconf.hcdn[0] & 0xff);    // first byte of first chain</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@86">Patch Set #1, Line 86:</a> <code style="font-family:monospace,monospace">    for (i = 0; i < 8; i++) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">braces {} are not necessary for single statement blocks</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/get_bus_conf.c@111">Patch Set #1, Line 111:</a> <code style="font-family:monospace,monospace">          if (dev) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">braces {} are not necessary for single statement blocks</p></li></ul></li><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/irq_tables.c">File src/mainboard/gigabyte/m57sli/irq_tables.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/irq_tables.c@53">Patch Set #1, Line 53:</a> <code style="font-family:monospace,monospace">   unsigned slot_num;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/irq_tables.c@55">Patch Set #1, Line 55:</a> <code style="font-family:monospace,monospace">        unsigned sbdn;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/irq_tables.c@60">Patch Set #1, Line 60:</a> <code style="font-family:monospace,monospace">    get_bus_conf();         // it will find out all bus num and apic that share with mptable.c and mptable.c and acpi_tables.c</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/irq_tables.c@103">Patch Set #1, Line 103:</a> <code style="font-family:monospace,monospace">      if (sum != pirq->checksum) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">braces {} are not necessary for single statement blocks</p></li></ul></li><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c">File src/mainboard/gigabyte/m57sli/mptable.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@28">Patch Set #1, Line 28:</a> <code style="font-family:monospace,monospace">extern unsigned apicid_mcp55;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@33">Patch Set #1, Line 33:</a> <code style="font-family:monospace,monospace">       unsigned sbdn;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@52">Patch Set #1, Line 52:</a> <code style="font-family:monospace,monospace">               dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">need consistent spacing around '+' (ctx:VxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@52">Patch Set #1, Line 52:</a> <code style="font-family:monospace,monospace">              dev = dev_find_slot(bus_mcp55[0], PCI_DEVFN(sbdn+ 0x1,0));</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@75">Patch Set #1, Line 75:</a> <code style="font-family:monospace,monospace">   PCI_INT(0,sbdn+1,1, 10); /* SMBus */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@75">Patch Set #1, Line 75:</a> <code style="font-family:monospace,monospace"> PCI_INT(0,sbdn+1,1, 10); /* SMBus */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@76">Patch Set #1, Line 76:</a> <code style="font-family:monospace,monospace"> PCI_INT(0,sbdn+2,0, 22); /* USB */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@76">Patch Set #1, Line 76:</a> <code style="font-family:monospace,monospace">   PCI_INT(0,sbdn+2,0, 22); /* USB */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@77">Patch Set #1, Line 77:</a> <code style="font-family:monospace,monospace">   PCI_INT(0,sbdn+2,1, 23); /* USB */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@77">Patch Set #1, Line 77:</a> <code style="font-family:monospace,monospace">   PCI_INT(0,sbdn+2,1, 23); /* USB */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@78">Patch Set #1, Line 78:</a> <code style="font-family:monospace,monospace">   PCI_INT(0,sbdn+4,0, 21); /* IDE */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@78">Patch Set #1, Line 78:</a> <code style="font-family:monospace,monospace">   PCI_INT(0,sbdn+4,0, 21); /* IDE */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@79">Patch Set #1, Line 79:</a> <code style="font-family:monospace,monospace">   PCI_INT(0,sbdn+5,0, 20); /* SATA */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@79">Patch Set #1, Line 79:</a> <code style="font-family:monospace,monospace">  PCI_INT(0,sbdn+5,0, 20); /* SATA */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@80">Patch Set #1, Line 80:</a> <code style="font-family:monospace,monospace">  PCI_INT(0,sbdn+5,1, 21); /* SATA */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@80">Patch Set #1, Line 80:</a> <code style="font-family:monospace,monospace">  PCI_INT(0,sbdn+5,1, 21); /* SATA */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@81">Patch Set #1, Line 81:</a> <code style="font-family:monospace,monospace">  PCI_INT(0,sbdn+5,2, 22); /* SATA */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@81">Patch Set #1, Line 81:</a> <code style="font-family:monospace,monospace">  PCI_INT(0,sbdn+5,2, 22); /* SATA */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@82">Patch Set #1, Line 82:</a> <code style="font-family:monospace,monospace">  PCI_INT(0,sbdn+6,1, 23); /* HD Audio */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@82">Patch Set #1, Line 82:</a> <code style="font-family:monospace,monospace">      PCI_INT(0,sbdn+6,1, 23); /* HD Audio */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@83">Patch Set #1, Line 83:</a> <code style="font-family:monospace,monospace">      PCI_INT(0,sbdn+8,0, 20); /* GBit Ethernet */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@83">Patch Set #1, Line 83:</a> <code style="font-family:monospace,monospace"> PCI_INT(0,sbdn+8,0, 20); /* GBit Ethernet */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@87">Patch Set #1, Line 87:</a> <code style="font-family:monospace,monospace"> for(i = 0; i < 4; i++){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open brace '{'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@87">Patch Set #1, Line 87:</a> <code style="font-family:monospace,monospace">  for(i = 0; i < 4; i++){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open parenthesis '('</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@88">Patch Set #1, Line 88:</a> <code style="font-family:monospace,monospace">            for(j = 7; j > 1; j--){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open brace '{'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@88">Patch Set #1, Line 88:</a> <code style="font-family:monospace,monospace">          for(j = 7; j > 1; j--){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open parenthesis '('</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@89">Patch Set #1, Line 89:</a> <code style="font-family:monospace,monospace">                    if(k > 3) k = 0;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open parenthesis '('</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@89">Patch Set #1, Line 89:</a> <code style="font-family:monospace,monospace">                   if(k > 3) k = 0;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">trailing statements should be on next line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@90">Patch Set #1, Line 90:</a> <code style="font-family:monospace,monospace">                       PCI_INT(j,0,i, 16+k);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@90">Patch Set #1, Line 90:</a> <code style="font-family:monospace,monospace">                        PCI_INT(j,0,i, 16+k);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@101">Patch Set #1, Line 101:</a> <code style="font-family:monospace,monospace">      for(i = 0; i < 4; i++){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open brace '{'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@101">Patch Set #1, Line 101:</a> <code style="font-family:monospace,monospace">        for(i = 0; i < 4; i++){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open parenthesis '('</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@102">Patch Set #1, Line 102:</a> <code style="font-family:monospace,monospace">          for(j = 6; j < 11; j++){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open brace '{'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@102">Patch Set #1, Line 102:</a> <code style="font-family:monospace,monospace">               for(j = 6; j < 11; j++){</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open parenthesis '('</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@103">Patch Set #1, Line 103:</a> <code style="font-family:monospace,monospace">                 if(k > 3) k = 0;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required before the open parenthesis '('</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@103">Patch Set #1, Line 103:</a> <code style="font-family:monospace,monospace">                 if(k > 3) k = 0;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">trailing statements should be on next line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@104">Patch Set #1, Line 104:</a> <code style="font-family:monospace,monospace">                     PCI_INT(1,j,i, 16+k);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/mptable.c@104">Patch Set #1, Line 104:</a> <code style="font-family:monospace,monospace">                      PCI_INT(1,j,i, 16+k);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li></ul></li><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c">File src/mainboard/gigabyte/m57sli/resourcemap.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@21">Patch Set #1, Line 21:</a> <code style="font-family:monospace,monospace">             /* Careful set limit registers before base registers which contain the enables */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@42">Patch Set #1, Line 42:</a> <code style="font-family:monospace,monospace">                 *         specifies the values of A[14:12] to use with interleave enable.</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@45">Patch Set #1, Line 45:</a> <code style="font-family:monospace,monospace">                *         This field defines the upper address bits of a 40 bit  address</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@48">Patch Set #1, Line 48:</a> <code style="font-family:monospace,monospace">//              PCI_ADDR(0, 0x18, 1, 0x44), 0x0000f8f8, 0x00000000, Need for CAR with FAM10</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@81">Patch Set #1, Line 81:</a> <code style="font-family:monospace,monospace">               *         111 = Interleve on A[12] and A[13] and A[14] (8 nodes)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@84">Patch Set #1, Line 84:</a> <code style="font-family:monospace,monospace">                 *         This field defines the upper address bits of a 40-bit address</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@87">Patch Set #1, Line 87:</a> <code style="font-family:monospace,monospace">//               PCI_ADDR(0, 0x18, 1, 0x40), 0x0000f8fc, 0x00000000, need for CAR with FAM10</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@125">Patch Set #1, Line 125:</a> <code style="font-family:monospace,monospace">             *         This field defines the upp adddress bits of a 40-bit address that</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">'adddress' may be misspelled - perhaps 'address'?</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@125">Patch Set #1, Line 125:</a> <code style="font-family:monospace,monospace">          *         This field defines the upp adddress bits of a 40-bit address that</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@160">Patch Set #1, Line 160:</a> <code style="font-family:monospace,monospace">            *         This field defines the upper address bits of a 40bit address</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@216">Patch Set #1, Line 216:</a> <code style="font-family:monospace,monospace">                 *         1 = matches all address < 64K and where A[9:0] is in the</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@217">Patch Set #1, Line 217:</a> <code style="font-family:monospace,monospace">          *             range 3B0-3BB or 3C0-3DF independen of the base & limit registers</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@220">Patch Set #1, Line 220:</a> <code style="font-family:monospace,monospace">            *         1 = Blocks address < 64K and in the last 768 bytes of eack 1K block</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@264">Patch Set #1, Line 264:</a> <code style="font-family:monospace,monospace">               *         This field defines the lowest bus number in configuration region i</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@266">Patch Set #1, Line 266:</a> <code style="font-family:monospace,monospace">           *         This field defines the highest bus number in configuration region i</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/resourcemap.c@268">Patch Set #1, Line 268:</a> <code style="font-family:monospace,monospace">//               PCI_ADDR(0, 0x18, 1, 0xE0), 0x0000FC88, 0xff000003, /* link 0 of CPU 0 --> Nvidia MCP55 */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li></ul></li><li style="margin: 0; padding: 0;"><p><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c">File src/mainboard/gigabyte/m57sli/romstage.c:</a></p><ul style="list-style: none; padding: 0;"><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@50">Patch Set #1, Line 50:</a> <code style="font-family:monospace,monospace">unsigned get_sbdn(unsigned bus)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@50">Patch Set #1, Line 50:</a> <code style="font-family:monospace,monospace">unsigned get_sbdn(unsigned bus)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@64">Patch Set #1, Line 64:</a> <code style="font-family:monospace,monospace">int spd_read_byte(unsigned device, unsigned address);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@64">Patch Set #1, Line 64:</a> <code style="font-family:monospace,monospace">int spd_read_byte(unsigned device, unsigned address);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@65">Patch Set #1, Line 65:</a> <code style="font-family:monospace,monospace">int spd_read_byte(unsigned device, unsigned address)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@65">Patch Set #1, Line 65:</a> <code style="font-family:monospace,monospace">int spd_read_byte(unsigned device, unsigned address)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@70">Patch Set #1, Line 70:</a> <code style="font-family:monospace,monospace">#define MCP55_MB_SETUP \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Macros with complex values should be enclosed in parentheses</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@71">Patch Set #1, Line 71:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+37, 0x00, 0x68,/* GPIO38 PCI_REQ3 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@71">Patch Set #1, Line 71:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+37, 0x00, 0x68,/* GPIO38 PCI_REQ3 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">code indent should use tabs where possible</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@71">Patch Set #1, Line 71:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+37, 0x00, 0x68,/* GPIO38 PCI_REQ3 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no spaces at the start of a line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@72">Patch Set #1, Line 72:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+38, 0x00, 0x68,/* GPIO39 PCI_GNT3 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@72">Patch Set #1, Line 72:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+38, 0x00, 0x68,/* GPIO39 PCI_GNT3 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">code indent should use tabs where possible</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@72">Patch Set #1, Line 72:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+38, 0x00, 0x68,/* GPIO39 PCI_GNT3 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no spaces at the start of a line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@73">Patch Set #1, Line 73:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+39, 0x00, 0x68,/* GPIO40 PCI_GNT2 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@73">Patch Set #1, Line 73:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+39, 0x00, 0x68,/* GPIO40 PCI_GNT2 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">code indent should use tabs where possible</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@73">Patch Set #1, Line 73:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+39, 0x00, 0x68,/* GPIO40 PCI_GNT2 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no spaces at the start of a line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@74">Patch Set #1, Line 74:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+40, 0x00, 0x68,/* GPIO41 PCI_REQ2 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@74">Patch Set #1, Line 74:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+40, 0x00, 0x68,/* GPIO41 PCI_REQ2 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">code indent should use tabs where possible</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@74">Patch Set #1, Line 74:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+40, 0x00, 0x68,/* GPIO41 PCI_REQ2 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no spaces at the start of a line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@75">Patch Set #1, Line 75:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+59, 0x00, 0x60,/* GPIP60 FANCTL0 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@75">Patch Set #1, Line 75:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+59, 0x00, 0x60,/* GPIP60 FANCTL0 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">code indent should use tabs where possible</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@75">Patch Set #1, Line 75:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+59, 0x00, 0x60,/* GPIP60 FANCTL0 */ \</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no spaces at the start of a line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@76">Patch Set #1, Line 76:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+60, 0x00, 0x60,/* GPIO61 FANCTL1 */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@76">Patch Set #1, Line 76:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+60, 0x00, 0x60,/* GPIO61 FANCTL1 */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">code indent should use tabs where possible</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@76">Patch Set #1, Line 76:</a> <code style="font-family:monospace,monospace">        RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+60, 0x00, 0x60,/* GPIO61 FANCTL1 */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no spaces at the start of a line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@86">Patch Set #1, Line 86:</a> <code style="font-family:monospace,monospace"> byte = pci_read_config8(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space prohibited before that ',' (ctx:WxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@88">Patch Set #1, Line 88:</a> <code style="font-family:monospace,monospace">        pci_write_config8(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0x7b, byte);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space prohibited before that ',' (ctx:WxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@90">Patch Set #1, Line 90:</a> <code style="font-family:monospace,monospace">        dword = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space prohibited before that ',' (ctx:WxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@92">Patch Set #1, Line 92:</a> <code style="font-family:monospace,monospace">      pci_write_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa0, dword);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space prohibited before that ',' (ctx:WxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@94">Patch Set #1, Line 94:</a> <code style="font-family:monospace,monospace">      dword = pci_read_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa4);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space prohibited before that ',' (ctx:WxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@96">Patch Set #1, Line 96:</a> <code style="font-family:monospace,monospace">      pci_write_config32(PCI_DEV(0, MCP55_DEVN_BASE+1 , 0), 0xa4, dword);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space prohibited before that ',' (ctx:WxW)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@103">Patch Set #1, Line 103:</a> <code style="font-family:monospace,monospace">    static const u8 spd_addr[] = {RC00, DIMM0, DIMM2, 0, 0, DIMM1, DIMM3, 0, 0, };</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@107">Patch Set #1, Line 107:</a> <code style="font-family:monospace,monospace">    unsigned bsp_apicid = 0;</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer 'unsigned int' to bare use of 'unsigned'</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@133">Patch Set #1, Line 133:</a> <code style="font-family:monospace,monospace">          pnp_write_config(SERIAL_DEV, IT8716F_CONFIG_REG_SWSUSP, tmp | 0x10);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@139">Patch Set #1, Line 139:</a> <code style="font-family:monospace,monospace">      it8716f_enable_dev(SERIAL_DEV, CONFIG_TTYS0_BASE);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">code indent should use tabs where possible</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@139">Patch Set #1, Line 139:</a> <code style="font-family:monospace,monospace">     it8716f_enable_dev(SERIAL_DEV, CONFIG_TTYS0_BASE);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no space before tabs</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@139">Patch Set #1, Line 139:</a> <code style="font-family:monospace,monospace">   it8716f_enable_dev(SERIAL_DEV, CONFIG_TTYS0_BASE);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">please, no spaces at the start of a line</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@152">Patch Set #1, Line 152:</a> <code style="font-family:monospace,monospace">       printk(BIOS_DEBUG, "*sysinfo range: [%p,%p]\n",sysinfo,sysinfo+1);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@152">Patch Set #1, Line 152:</a> <code style="font-family:monospace,monospace">      printk(BIOS_DEBUG, "*sysinfo range: [%p,%p]\n",sysinfo,sysinfo+1);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space required after that ',' (ctx:VxV)</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@156">Patch Set #1, Line 156:</a> <code style="font-family:monospace,monospace">      set_sysinfo_in_ram(0); // in BSP so could hold all ap until sysinfo is in ram</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@172">Patch Set #1, Line 172:</a> <code style="font-family:monospace,monospace">             /* Core0 on each node is configured. Now setup any additional cores. */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@181">Patch Set #1, Line 181:</a> <code style="font-family:monospace,monospace">           printk(BIOS_DEBUG, "\nBegin FIDVID MSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@197">Patch Set #1, Line 197:</a> <code style="font-family:monospace,monospace">            printk(BIOS_DEBUG, "End FIDVIDMSR 0xc0010071 0x%08x 0x%08x\n", msr.hi, msr.lo);</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@236">Patch Set #1, Line 236:</a> <code style="font-family:monospace,monospace"> *       BUID assignment may be controlled explicitly on a non-coherent chain. Provide a</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@237">Patch Set #1, Line 237:</a> <code style="font-family:monospace,monospace"> * swap list. The first part of the list controls the BUID assignment and the</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@238">Patch Set #1, Line 238:</a> <code style="font-family:monospace,monospace"> *      second part of the list provides the device to device linking.  Device orientation</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@239">Patch Set #1, Line 239:</a> <code style="font-family:monospace,monospace"> *      can be detected automatically, or explicitly.  See documentation for more details.</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@241">Patch Set #1, Line 241:</a> <code style="font-family:monospace,monospace"> *      Automatic non-coherent init assigns BUIDs starting at 1 and incrementing sequentially</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@249">Patch Set #1, Line 249:</a> <code style="font-family:monospace,monospace">BOOL AMD_CB_ManualBUIDSwapList (u8 node, u8 link, const u8 **List)</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">space prohibited between function name and open parenthesis '('</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@251">Patch Set #1, Line 251:</a> <code style="font-family:monospace,monospace">     static const u8 swaplist[] = { 0xFF, CONFIG_HT_CHAIN_UNITID_BASE, CONFIG_HT_CHAIN_END_UNITID_BASE, 0xFF };</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@252">Patch Set #1, Line 252:</a> <code style="font-family:monospace,monospace">        /* If the BUID was adjusted in early_ht we need to do the manual override */</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@253">Patch Set #1, Line 253:</a> <code style="font-family:monospace,monospace">      if ((CONFIG_HT_CHAIN_UNITID_BASE != 0) && (CONFIG_HT_CHAIN_END_UNITID_BASE != 0)) {</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">line over 80 characters</p></li><li style="margin: 0; padding: 0 0 0 16px;"><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/27618/1/src/mainboard/gigabyte/m57sli/romstage.c@254">Patch Set #1, Line 254:</a> <code style="font-family:monospace,monospace">               printk(BIOS_DEBUG, "AMD_CB_ManualBUIDSwapList()\n");</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Prefer using '"%s...", __func__' to using 'AMD_CB_ManualBUIDSwapList', this function's name, in a string</p></li></ul></li></ul><p>To view, visit <a href="https://review.coreboot.org/27618">change 27618</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/27618"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: comment </div>
<div style="display:none"> Gerrit-Change-Id: I20a437f6952d9f919ad186d4862ca00853d9ebca </div>
<div style="display:none"> Gerrit-Change-Number: 27618 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Arthur Heymans <arthur@aheymans.xyz> </div>
<div style="display:none"> Gerrit-CC: build bot (Jenkins) <no-reply@coreboot.org> </div>
<div style="display:none"> Gerrit-Comment-Date: Tue, 24 Jul 2018 08:52:24 +0000 </div>
<div style="display:none"> Gerrit-HasComments: Yes </div>
<div style="display:none"> Gerrit-HasLabels: No </div>