<p>Simon Glass has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/27467">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">Kconfig: Make the EM100 config option common<br><br>This applied to AMD devices as well as Intel, although the mechanism is<br>different. Move the option to a common place.<br><br>BUG=b:111363976<br>TEST=USE=em100-mode emerge-reef coreboot<br>See that a message appears:<br> * Enabling em100 mode (slow SPI flash)<br><br>Change-Id: Iea437bdf42e7bc49b1d28c812bfc6128e3eb68bd<br>Signed-off-by: Simon Glass <sjg@chromium.org><br>---<br>M src/Kconfig<br>M src/southbridge/intel/common/firmware/Kconfig<br>2 files changed, 14 insertions(+), 6 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/67/27467/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/Kconfig b/src/Kconfig</span><br><span>index 24b2106..c8ce14f 100644</span><br><span>--- a/src/Kconfig</span><br><span>+++ b/src/Kconfig</span><br><span>@@ -1024,6 +1024,20 @@</span><br><span>           Add the compiler switch `-gnata` to compile code guarded by</span><br><span>          `pragma Debug`.</span><br><span> </span><br><span style="color: hsl(120, 100%, 40%);">+config EM100</span><br><span style="color: hsl(120, 100%, 40%);">+   bool "Configure image for EM100 usage"</span><br><span style="color: hsl(120, 100%, 40%);">+      depends on (HAVE_INTEL_FIRMWARE && HAVE_IFD_BIN && !BUILD_WITH_FAKE_IFD) || \</span><br><span style="color: hsl(120, 100%, 40%);">+         SOC_AMD_COMMON</span><br><span style="color: hsl(120, 100%, 40%);">+        help</span><br><span style="color: hsl(120, 100%, 40%);">+    The Dediprog EM100 SPI emulator allows fast loading of new SPI images</span><br><span style="color: hsl(120, 100%, 40%);">+         over USB. However it only supports a maximum SPI clock of 20MHz and</span><br><span style="color: hsl(120, 100%, 40%);">+   single data output. Enable this option to use a 20MHz SPI clock and</span><br><span style="color: hsl(120, 100%, 40%);">+   disable "Dual Output Fast Read" Support.</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+          On AMD platforms this changes the SPI speed at run-time if the</span><br><span style="color: hsl(120, 100%, 40%);">+        mainboard code supports this. On supported Intel platforms this works</span><br><span style="color: hsl(120, 100%, 40%);">+         by changing the settings in the descriptor.bin file.</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span> endmenu</span><br><span> </span><br><span> </span><br><span>diff --git a/src/southbridge/intel/common/firmware/Kconfig b/src/southbridge/intel/common/firmware/Kconfig</span><br><span>index 30c9aaf..b65e7af 100644</span><br><span>--- a/src/southbridge/intel/common/firmware/Kconfig</span><br><span>+++ b/src/southbridge/intel/common/firmware/Kconfig</span><br><span>@@ -34,12 +34,6 @@</span><br><span>    default "3rdparty/blobs/mainboard/$(MAINBOARDDIR)/descriptor.bin"</span><br><span>  depends on HAVE_IFD_BIN && !BUILD_WITH_FAKE_IFD</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-config EM100</span><br><span style="color: hsl(0, 100%, 40%);">- bool "Configure IFD for EM100 usage"</span><br><span style="color: hsl(0, 100%, 40%);">-  depends on HAVE_IFD_BIN && !BUILD_WITH_FAKE_IFD</span><br><span style="color: hsl(0, 100%, 40%);">- help</span><br><span style="color: hsl(0, 100%, 40%);">-      Set SPI frequency to 20MHz and disable Dual Output Fast Read Support</span><br><span style="color: hsl(0, 100%, 40%);">-</span><br><span> config HAVE_ME_BIN</span><br><span>         bool "Add Intel ME/TXE firmware"</span><br><span>   depends on HAVE_IFD_BIN</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/27467">change 27467</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/27467"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Iea437bdf42e7bc49b1d28c812bfc6128e3eb68bd </div>
<div style="display:none"> Gerrit-Change-Number: 27467 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Simon Glass <sjg@chromium.org> </div>