<p>Elyes HAOUAS has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/26634">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mb/roda: Get rid of whitespace before tab<br><br>Change-Id: Id9a6ba85e63c5758e83ee319f5fcfedbcd787553<br>Signed-off-by: Elyes HAOUAS <ehaouas@noos.fr><br>---<br>M src/mainboard/roda/rk886ex/acpi/thermal.asl<br>M src/mainboard/roda/rk886ex/devicetree.cb<br>2 files changed, 12 insertions(+), 12 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/34/26634/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/roda/rk886ex/acpi/thermal.asl b/src/mainboard/roda/rk886ex/acpi/thermal.asl</span><br><span>index 84845be..6a4d701 100644</span><br><span>--- a/src/mainboard/roda/rk886ex/acpi/thermal.asl</span><br><span>+++ b/src/mainboard/roda/rk886ex/acpi/thermal.asl</span><br><span>@@ -37,7 +37,7 @@</span><br><span> </span><br><span>             // Method (_AC1, 0, Serialized)</span><br><span>              // {</span><br><span style="color: hsl(0, 100%, 40%);">-            //      Return (0xf5c)</span><br><span style="color: hsl(120, 100%, 40%);">+                //      Return (0xf5c)</span><br><span>               // }</span><br><span> </span><br><span>             // Critical shutdown temperature</span><br><span>diff --git a/src/mainboard/roda/rk886ex/devicetree.cb b/src/mainboard/roda/rk886ex/devicetree.cb</span><br><span>index 28f8f43..129d1e9 100644</span><br><span>--- a/src/mainboard/roda/rk886ex/devicetree.cb</span><br><span>+++ b/src/mainboard/roda/rk886ex/devicetree.cb</span><br><span>@@ -63,21 +63,21 @@</span><br><span>                         register "ide_enable_secondary" = "0x0"</span><br><span>                         register "sata_ahci" = "0x0"</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-                      device pci 1b.0 on end # High Definition Audio</span><br><span style="color: hsl(0, 100%, 40%);">-                  device pci 1c.0 on end # PCIe</span><br><span style="color: hsl(0, 100%, 40%);">-                   device pci 1c.1 on end # PCIe</span><br><span style="color: hsl(0, 100%, 40%);">-                   device pci 1c.2 on end # PCIe</span><br><span style="color: hsl(120, 100%, 40%);">+ device pci 1b.0 on end # High Definition Audio</span><br><span style="color: hsl(120, 100%, 40%);">+        device pci 1c.0 on end # PCIe</span><br><span style="color: hsl(120, 100%, 40%);">+ device pci 1c.1 on end # PCIe</span><br><span style="color: hsl(120, 100%, 40%);">+ device pci 1c.2 on end # PCIe</span><br><span>                        #device pci 1c.3 off end # PCIe port 4</span><br><span>                       #device pci 1c.4 off end # PCIe port 5</span><br><span>                       #device pci 1c.5 off end # PCIe port 6</span><br><span style="color: hsl(0, 100%, 40%);">-                  device pci 1d.0 on end # USB UHCI</span><br><span style="color: hsl(0, 100%, 40%);">-                       device pci 1d.1 on end # USB UHCI</span><br><span style="color: hsl(0, 100%, 40%);">-                       device pci 1d.2 on end # USB UHCI</span><br><span style="color: hsl(0, 100%, 40%);">-                       device pci 1d.3 on end # USB UHCI</span><br><span style="color: hsl(0, 100%, 40%);">-                       device pci 1d.7 on end # USB2 EHCI</span><br><span style="color: hsl(0, 100%, 40%);">-                      device pci 1e.0 on</span><br><span style="color: hsl(120, 100%, 40%);">+    device pci 1d.0 on end # USB UHCI</span><br><span style="color: hsl(120, 100%, 40%);">+     device pci 1d.1 on end # USB UHCI</span><br><span style="color: hsl(120, 100%, 40%);">+     device pci 1d.2 on end # USB UHCI</span><br><span style="color: hsl(120, 100%, 40%);">+     device pci 1d.3 on end # USB UHCI</span><br><span style="color: hsl(120, 100%, 40%);">+     device pci 1d.7 on end # USB2 EHCI</span><br><span style="color: hsl(120, 100%, 40%);">+    device pci 1e.0 on</span><br><span>                           chip southbridge/ti/pci7420</span><br><span style="color: hsl(0, 100%, 40%);">-                                     register "smartcard_enabled" = "0x0"</span><br><span style="color: hsl(120, 100%, 40%);">+                      register "smartcard_enabled" = "0x0"</span><br><span>                                     device pci 3.0 on end</span><br><span>                                        device pci 3.1 on end</span><br><span>                                        device pci 3.2 on end</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/26634">change 26634</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/26634"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Id9a6ba85e63c5758e83ee319f5fcfedbcd787553 </div>
<div style="display:none"> Gerrit-Change-Number: 26634 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Elyes HAOUAS <ehaouas@noos.fr> </div>