<p>Nico Huber <strong>uploaded patch set #2</strong> to this change.</p><p><a href="https://review.coreboot.org/26567">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">cpu/x86/mtrr: Prepare for ROM_SIZE > 16MiB<br><br>Most, if not all, chipsets have MMIO between 0xfe000000 and 0xff000000.<br>So don't try to cache more than 16MiB of the ROM. It's also common that<br>at most 16MiB are memory mapped.<br><br>Change-Id: I5dfa2744190a34c56c86e108a8c50dca9d428268<br>Signed-off-by: Nico Huber <nico.h@gmx.de><br>---<br>M src/include/cpu/x86/mtrr.h<br>1 file changed, 14 insertions(+), 4 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/67/26567/2</pre><p>To view, visit <a href="https://review.coreboot.org/26567">change 26567</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/26567"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newpatchset </div>
<div style="display:none"> Gerrit-Change-Id: I5dfa2744190a34c56c86e108a8c50dca9d428268 </div>
<div style="display:none"> Gerrit-Change-Number: 26567 </div>
<div style="display:none"> Gerrit-PatchSet: 2 </div>
<div style="display:none"> Gerrit-Owner: Nico Huber <nico.h@gmx.de> </div>
<div style="display:none"> Gerrit-Reviewer: build bot (Jenkins) <no-reply@coreboot.org> </div>