<p>Zhongze Hu has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/25910">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">google/fizz: disable Apex power enable in S3 sleep<br><br>CFM daughter card shares the 3.3V rail with SSD and is enabled by<br>3 GPIOs GPP_B20, GPP_C8 and GPP_C9. When entering S3 power state,<br>these GPIOs will back bios the 3.3V rail to 1.5V, which sometimes<br>casues SSD fail to resume. This CL disables these GPIOs in the<br>sleep path.<br><br>BUG=b:77931014<br>BRANCH=None<br>TEST=Compiles successfully, will test on a device and update<br><br>Change-Id: Ieaa798bcc90dbac4a9a4ee5b43b7a851358ee3c4<br>Signed-off-by: Zhongze Hu <frankhu@google.com><br>---<br>M src/mainboard/google/fizz/gpio.h<br>M src/mainboard/google/fizz/smihandler.c<br>2 files changed, 23 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/10/25910/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/google/fizz/gpio.h b/src/mainboard/google/fizz/gpio.h</span><br><span>index 9a94af4..a750edc 100644</span><br><span>--- a/src/mainboard/google/fizz/gpio.h</span><br><span>+++ b/src/mainboard/google/fizz/gpio.h</span><br><span>@@ -42,6 +42,11 @@</span><br><span> #define GPIO_OEM_ID2                GPP_D11</span><br><span> #define GPIO_OEM_ID3         GPP_D12</span><br><span> </span><br><span style="color: hsl(120, 100%, 40%);">+/* CFM APEX chips enable GPIOs */</span><br><span style="color: hsl(120, 100%, 40%);">+#define GPIO_APEX_VCOM_EN       GPP_B20</span><br><span style="color: hsl(120, 100%, 40%);">+#define GPIO_APEX0_VR_EN       GPP_C8</span><br><span style="color: hsl(120, 100%, 40%);">+#define GPIO_APEX1_VR_EN        GPP_C9</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span> #ifndef __ACPI__</span><br><span> /* Pad configuration in ramstage */</span><br><span> /* Leave eSPI pins untouched from default settings */</span><br><span>diff --git a/src/mainboard/google/fizz/smihandler.c b/src/mainboard/google/fizz/smihandler.c</span><br><span>index 5f05b2e..8d5fd77 100644</span><br><span>--- a/src/mainboard/google/fizz/smihandler.c</span><br><span>+++ b/src/mainboard/google/fizz/smihandler.c</span><br><span>@@ -24,10 +24,28 @@</span><br><span>      chromeec_smi_process_events();</span><br><span> }</span><br><span> </span><br><span style="color: hsl(120, 100%, 40%);">+static void mainboard_gpio_smi_sleep(u8 slp_typ)</span><br><span style="color: hsl(120, 100%, 40%);">+{</span><br><span style="color: hsl(120, 100%, 40%);">+  int i;</span><br><span style="color: hsl(120, 100%, 40%);">+        </span><br><span style="color: hsl(120, 100%, 40%);">+      gpio_t active_high_signals[] = {</span><br><span style="color: hsl(120, 100%, 40%);">+              GPIO_APEX_VCOM_EN,</span><br><span style="color: hsl(120, 100%, 40%);">+            GPIO_APEX0_VR_EN,</span><br><span style="color: hsl(120, 100%, 40%);">+             GPIO_APEX1_VR_EN,</span><br><span style="color: hsl(120, 100%, 40%);">+     };</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+  for (i = 0; i < ARRAY_SIZE(active_high_signals); i++)</span><br><span style="color: hsl(120, 100%, 40%);">+              gpio_set(active_high_signals[i], 0);</span><br><span style="color: hsl(120, 100%, 40%);">+}</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span> void mainboard_smi_sleep(u8 slp_typ)</span><br><span> {</span><br><span>       chromeec_smi_sleep(slp_typ, MAINBOARD_EC_S3_WAKE_EVENTS,</span><br><span>                     MAINBOARD_EC_S5_WAKE_EVENTS);</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+       /* Disable the Apex enable signals on S3 state. */</span><br><span style="color: hsl(120, 100%, 40%);">+    if (slp_typ == ACPI_S3)</span><br><span style="color: hsl(120, 100%, 40%);">+               mainboard_gpio_smi_sleep(slp_typ);</span><br><span> }</span><br><span> </span><br><span> int mainboard_smi_apmc(u8 apmc)</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/25910">change 25910</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/25910"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Ieaa798bcc90dbac4a9a4ee5b43b7a851358ee3c4 </div>
<div style="display:none"> Gerrit-Change-Number: 25910 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Zhongze Hu <frankhu@google.com> </div>