<p>Justin TerAvest has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/25217">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mb/google/octopus: Fix GPIO config for DRAM_IDs<br><br>The GPIO pad configurations for GPIO68-71 are incorrectly configured as<br>outputs. This change corrects them to be inputs.<br><br>BUG=b:74932341<br>TEST=None<br><br>Change-Id: I319f8a64d83c29ed150316c15a8d429cc7c024f3<br>Signed-off-by: Justin TerAvest <teravest@chromium.org><br>---<br>M src/mainboard/google/octopus/variants/baseboard/gpio.c<br>1 file changed, 4 insertions(+), 4 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/17/25217/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/google/octopus/variants/baseboard/gpio.c b/src/mainboard/google/octopus/variants/baseboard/gpio.c</span><br><span>index d06de1a..eae8f21 100644</span><br><span>--- a/src/mainboard/google/octopus/variants/baseboard/gpio.c</span><br><span>+++ b/src/mainboard/google/octopus/variants/baseboard/gpio.c</span><br><span>@@ -92,10 +92,10 @@</span><br><span>   PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_65, UP_20K, DEEP, NF1, TxLASTRxE, DISPUPD), /* LPSS_UART2_TXD */</span><br><span>    PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_66, 0, DEEP, NONE, HIZCRx0, DISPUPD), /* UART2-RTS_B */</span><br><span>    PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_67, 0, DEEP, DN_20K, Tx0RxDCRx0, DISPUPD), /* UART2-CTS_B */</span><br><span style="color: hsl(0, 100%, 40%);">-  PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_68, 0, DEEP, NONE, HIZCRx0, DISPUPD), /* PMC_SPI_FS0 */</span><br><span style="color: hsl(0, 100%, 40%);">-       PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_69, 0, DEEP, NONE, HIZCRx0, DISPUPD), /* PMC_SPI_FS1 */</span><br><span style="color: hsl(0, 100%, 40%);">-       PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_70, 0, DEEP, NONE, HIZCRx0, DISPUPD), /* PMC_SPI_FS2 */</span><br><span style="color: hsl(0, 100%, 40%);">-       PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_71, 0, DEEP, NONE, HIZCRx0, DISPUPD), /* PMC_SPI_RXD */</span><br><span style="color: hsl(120, 100%, 40%);">+     PAD_CFG_GPI(GPIO_68, NONE, DEEP), /* DRAM_ID0 */</span><br><span style="color: hsl(120, 100%, 40%);">+      PAD_CFG_GPI(GPIO_69, NONE, DEEP), /* DRAM_ID1 */</span><br><span style="color: hsl(120, 100%, 40%);">+      PAD_CFG_GPI(GPIO_70, NONE, DEEP), /* DRAM_ID2 */</span><br><span style="color: hsl(120, 100%, 40%);">+      PAD_CFG_GPI(GPIO_71, NONE, DEEP), /* DRAM_ID3 */</span><br><span>     PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_72, 0, DEEP, NONE, HIZCRx0, DISPUPD), /* PMC_SPI_TXD */</span><br><span>    PAD_CFG_GPO_IOSSTATE_IOSTERM(GPIO_73, 0, DEEP, NONE, HIZCRx0, DISPUPD), /* PMC_SPI_CLK */</span><br><span>    PAD_CFG_NF_IOSSTATE_IOSTERM(GPIO_74, UP_20K, DEEP, NF1, TxDRxE, ENPU), /* THERMTRIP_B */</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/25217">change 25217</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/25217"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I319f8a64d83c29ed150316c15a8d429cc7c024f3 </div>
<div style="display:none"> Gerrit-Change-Number: 25217 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Justin TerAvest <teravest@chromium.org> </div>