<p>Furquan Shaikh has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/25186">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">soc/intel/apollolake and mainboards: Use pcie_rp_clkreq_pin array<br><br>This change uses an array pcie_rp_clkreq_pin for accepting CLKREQ#<br>from mainboards instead of defining a separate property for each root<br>port. This allows us to use memcpy to copy the entire array into FSP<br>params as well as new properties for PCIe root ports can be added as<br>arrays in future CLs.<br><br>BUG=b:74633273<br><br>Change-Id: Ifa05f1e38fcfd95063ec327712e472cdbd12dbb7<br>Signed-off-by: Furquan Shaikh <furquan@google.com><br>---<br>M src/mainboard/google/reef/variants/baseboard/devicetree.cb<br>M src/mainboard/google/reef/variants/coral/devicetree.cb<br>M src/mainboard/google/reef/variants/pyro/devicetree.cb<br>M src/mainboard/google/reef/variants/sand/devicetree.cb<br>M src/mainboard/google/reef/variants/snappy/devicetree.cb<br>M src/mainboard/intel/apollolake_rvp/devicetree.cb<br>M src/mainboard/intel/glkrvp/variants/baseboard/devicetree.cb<br>M src/mainboard/intel/leafhill/devicetree.cb<br>M src/mainboard/intel/minnow3/devicetree.cb<br>M src/mainboard/siemens/mc_apl1/devicetree.cb<br>M src/soc/intel/apollolake/chip.c<br>M src/soc/intel/apollolake/chip.h<br>12 files changed, 64 insertions(+), 72 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/86/25186/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/google/reef/variants/baseboard/devicetree.cb b/src/mainboard/google/reef/variants/baseboard/devicetree.cb</span><br><span>index 0f11f63..a8e24cd 100644</span><br><span>--- a/src/mainboard/google/reef/variants/baseboard/devicetree.cb</span><br><span>+++ b/src/mainboard/google/reef/variants/baseboard/devicetree.cb</span><br><span>@@ -4,13 +4,13 @@</span><br><span>              device lapic 0 on end</span><br><span>        end</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">- register "pcie_rp0_clkreq_pin" = "0"    # wifi/bt</span><br><span style="color: hsl(120, 100%, 40%);">+ register "pcie_rp_clkreq_pin[0]" = "0"    # wifi/bt</span><br><span>      # Disable unused clkreq of PCIe root ports</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         # GPIO for PERST_0</span><br><span>   # If the Board has PERST_0 signal, assign the GPIO</span><br><span>diff --git a/src/mainboard/google/reef/variants/coral/devicetree.cb b/src/mainboard/google/reef/variants/coral/devicetree.cb</span><br><span>index 0a06c76..c1b7067 100644</span><br><span>--- a/src/mainboard/google/reef/variants/coral/devicetree.cb</span><br><span>+++ b/src/mainboard/google/reef/variants/coral/devicetree.cb</span><br><span>@@ -4,13 +4,13 @@</span><br><span>          device lapic 0 on end</span><br><span>        end</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">- register "pcie_rp0_clkreq_pin" = "0"    # wifi/bt</span><br><span style="color: hsl(120, 100%, 40%);">+ register "pcie_rp_clkreq_pin[0]" = "0"    # wifi/bt</span><br><span>      # Disable unused clkreq of PCIe root ports</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         # GPIO for PERST_0</span><br><span>   # If the Board has PERST_0 signal, assign the GPIO</span><br><span>diff --git a/src/mainboard/google/reef/variants/pyro/devicetree.cb b/src/mainboard/google/reef/variants/pyro/devicetree.cb</span><br><span>index 5bfe2c2..cb297d9 100644</span><br><span>--- a/src/mainboard/google/reef/variants/pyro/devicetree.cb</span><br><span>+++ b/src/mainboard/google/reef/variants/pyro/devicetree.cb</span><br><span>@@ -4,13 +4,13 @@</span><br><span>              device lapic 0 on end</span><br><span>        end</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">- register "pcie_rp0_clkreq_pin" = "0"    # wifi/bt</span><br><span style="color: hsl(120, 100%, 40%);">+ register "pcie_rp_clkreq_pin[0]" = "0"    # wifi/bt</span><br><span>      # Disable unused clkreq of PCIe root ports</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         # GPIO for PERST_0</span><br><span>   # If the Board has PERST_0 signal, assign the GPIO</span><br><span>diff --git a/src/mainboard/google/reef/variants/sand/devicetree.cb b/src/mainboard/google/reef/variants/sand/devicetree.cb</span><br><span>index a6692e6..e53af88 100644</span><br><span>--- a/src/mainboard/google/reef/variants/sand/devicetree.cb</span><br><span>+++ b/src/mainboard/google/reef/variants/sand/devicetree.cb</span><br><span>@@ -4,13 +4,13 @@</span><br><span>              device lapic 0 on end</span><br><span>        end</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">- register "pcie_rp0_clkreq_pin" = "0"    # wifi/bt</span><br><span style="color: hsl(120, 100%, 40%);">+ register "pcie_rp_clkreq_pin[0]" = "0"    # wifi/bt</span><br><span>      # Disable unused clkreq of PCIe root ports</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         # GPIO for PERST_0</span><br><span>   # If the Board has PERST_0 signal, assign the GPIO</span><br><span>diff --git a/src/mainboard/google/reef/variants/snappy/devicetree.cb b/src/mainboard/google/reef/variants/snappy/devicetree.cb</span><br><span>index 6adf94c..9719368 100644</span><br><span>--- a/src/mainboard/google/reef/variants/snappy/devicetree.cb</span><br><span>+++ b/src/mainboard/google/reef/variants/snappy/devicetree.cb</span><br><span>@@ -4,13 +4,13 @@</span><br><span>              device lapic 0 on end</span><br><span>        end</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">- register "pcie_rp0_clkreq_pin" = "0"    # wifi/bt</span><br><span style="color: hsl(120, 100%, 40%);">+ register "pcie_rp_clkreq_pin[0]" = "0"    # wifi/bt</span><br><span>      # Disable unused clkreq of PCIe root ports</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         # GPIO for PERST_0</span><br><span>   # If the Board has PERST_0 signal, assign the GPIO</span><br><span>diff --git a/src/mainboard/intel/apollolake_rvp/devicetree.cb b/src/mainboard/intel/apollolake_rvp/devicetree.cb</span><br><span>index 746aaf3..f7e82a0 100644</span><br><span>--- a/src/mainboard/intel/apollolake_rvp/devicetree.cb</span><br><span>+++ b/src/mainboard/intel/apollolake_rvp/devicetree.cb</span><br><span>@@ -1,11 +1,11 @@</span><br><span> chip soc/intel/apollolake</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-    register "pcie_rp0_clkreq_pin" = "2"        # PCIe slot 2</span><br><span style="color: hsl(0, 100%, 40%);">-   register "pcie_rp1_clkreq_pin" = "3"        # Wifi+BT M2 slot</span><br><span style="color: hsl(0, 100%, 40%);">-       register "pcie_rp2_clkreq_pin" = "0"        # PCIe slot 1</span><br><span style="color: hsl(0, 100%, 40%);">-   register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[0]" = "2"      # PCIe slot 2</span><br><span style="color: hsl(120, 100%, 40%);">+ register "pcie_rp_clkreq_pin[1]" = "3"      # Wifi+BT M2 slot</span><br><span style="color: hsl(120, 100%, 40%);">+     register "pcie_rp_clkreq_pin[2]" = "0"      # PCIe slot 1</span><br><span style="color: hsl(120, 100%, 40%);">+ register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         device cpu_cluster 0 on</span><br><span>              device lapic 0 on end</span><br><span>diff --git a/src/mainboard/intel/glkrvp/variants/baseboard/devicetree.cb b/src/mainboard/intel/glkrvp/variants/baseboard/devicetree.cb</span><br><span>index 45badcd..5a54430 100644</span><br><span>--- a/src/mainboard/intel/glkrvp/variants/baseboard/devicetree.cb</span><br><span>+++ b/src/mainboard/intel/glkrvp/variants/baseboard/devicetree.cb</span><br><span>@@ -4,13 +4,13 @@</span><br><span>           device lapic 0 on end</span><br><span>        end</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">- register "pcie_rp0_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[0]" = "CLKREQ_DISABLED"</span><br><span>     # Disable unused clkreq of PCIe root ports</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp1_clkreq_pin" = "3" # wifi/bt</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "1"</span><br><span style="color: hsl(0, 100%, 40%);">-        register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[1]" = "3" # wifi/bt</span><br><span style="color: hsl(120, 100%, 40%);">+  register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "1"</span><br><span style="color: hsl(120, 100%, 40%);">+    register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         # GPIO for PERST_0</span><br><span>   # If the Board has PERST_0 signal, assign the GPIO</span><br><span>diff --git a/src/mainboard/intel/leafhill/devicetree.cb b/src/mainboard/intel/leafhill/devicetree.cb</span><br><span>index 2a284d2..6c872b1 100644</span><br><span>--- a/src/mainboard/intel/leafhill/devicetree.cb</span><br><span>+++ b/src/mainboard/intel/leafhill/devicetree.cb</span><br><span>@@ -1,11 +1,11 @@</span><br><span> chip soc/intel/apollolake</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-    register "pcie_rp0_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[0]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         device cpu_cluster 0 on</span><br><span>              device lapic 0 on end</span><br><span>diff --git a/src/mainboard/intel/minnow3/devicetree.cb b/src/mainboard/intel/minnow3/devicetree.cb</span><br><span>index 2a284d2..6c872b1 100644</span><br><span>--- a/src/mainboard/intel/minnow3/devicetree.cb</span><br><span>+++ b/src/mainboard/intel/minnow3/devicetree.cb</span><br><span>@@ -1,11 +1,11 @@</span><br><span> chip soc/intel/apollolake</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-     register "pcie_rp0_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp3_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[0]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[3]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         device cpu_cluster 0 on</span><br><span>              device lapic 0 on end</span><br><span>diff --git a/src/mainboard/siemens/mc_apl1/devicetree.cb b/src/mainboard/siemens/mc_apl1/devicetree.cb</span><br><span>index e2b6cee..c1ef76b 100644</span><br><span>--- a/src/mainboard/siemens/mc_apl1/devicetree.cb</span><br><span>+++ b/src/mainboard/siemens/mc_apl1/devicetree.cb</span><br><span>@@ -7,12 +7,12 @@</span><br><span>   register "sci_irq" = "SCIS_IRQ10"</span><br><span> </span><br><span>    # Disable unused clkreq of PCIe root ports</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp0_clkreq_pin" = "3" # PCIe-PCI-Bridge</span><br><span style="color: hsl(0, 100%, 40%);">-      register "pcie_rp1_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp2_clkreq_pin" = "0" # MACPHY</span><br><span style="color: hsl(0, 100%, 40%);">-       register "pcie_rp3_clkreq_pin" = "1" # MACPHY</span><br><span style="color: hsl(0, 100%, 40%);">-       register "pcie_rp4_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(0, 100%, 40%);">-  register "pcie_rp5_clkreq_pin" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+        register "pcie_rp_clkreq_pin[0]" = "3" # PCIe-PCI-Bridge</span><br><span style="color: hsl(120, 100%, 40%);">+  register "pcie_rp_clkreq_pin[1]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[2]" = "0" # MACPHY</span><br><span style="color: hsl(120, 100%, 40%);">+   register "pcie_rp_clkreq_pin[3]" = "1" # MACPHY</span><br><span style="color: hsl(120, 100%, 40%);">+   register "pcie_rp_clkreq_pin[4]" = "CLKREQ_DISABLED"</span><br><span style="color: hsl(120, 100%, 40%);">+      register "pcie_rp_clkreq_pin[5]" = "CLKREQ_DISABLED"</span><br><span> </span><br><span>         # EMMC TX DATA Delay 1</span><br><span>       # Refer to EDS-Vol2-22.3.</span><br><span>diff --git a/src/soc/intel/apollolake/chip.c b/src/soc/intel/apollolake/chip.c</span><br><span>index 53ffdb9..6006773 100644</span><br><span>--- a/src/soc/intel/apollolake/chip.c</span><br><span>+++ b/src/soc/intel/apollolake/chip.c</span><br><span>@@ -531,12 +531,8 @@</span><br><span>    /* Parse device tree and disable unused device*/</span><br><span>     parse_devicetree(silconfig);</span><br><span> </span><br><span style="color: hsl(0, 100%, 40%);">-        silconfig->PcieRpClkReqNumber[0] = cfg->pcie_rp0_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-      silconfig->PcieRpClkReqNumber[1] = cfg->pcie_rp1_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-      silconfig->PcieRpClkReqNumber[2] = cfg->pcie_rp2_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-      silconfig->PcieRpClkReqNumber[3] = cfg->pcie_rp3_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-      silconfig->PcieRpClkReqNumber[4] = cfg->pcie_rp4_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-      silconfig->PcieRpClkReqNumber[5] = cfg->pcie_rp5_clkreq_pin;</span><br><span style="color: hsl(120, 100%, 40%);">+    memcpy(silconfig->PcieRpClkReqNumber, cfg->pcie_rp_clkreq_pin,</span><br><span style="color: hsl(120, 100%, 40%);">+         sizeof(silconfig->PcieRpClkReqNumber));</span><br><span> </span><br><span>        if (cfg->emmc_tx_cmd_cntl != 0)</span><br><span>           silconfig->EmmcTxCmdCntl = cfg->emmc_tx_cmd_cntl;</span><br><span>diff --git a/src/soc/intel/apollolake/chip.h b/src/soc/intel/apollolake/chip.h</span><br><span>index 8573cf4..7a1d16a 100644</span><br><span>--- a/src/soc/intel/apollolake/chip.h</span><br><span>+++ b/src/soc/intel/apollolake/chip.h</span><br><span>@@ -28,6 +28,7 @@</span><br><span> #include <soc/pm.h></span><br><span> #include <soc/usb.h></span><br><span> </span><br><span style="color: hsl(120, 100%, 40%);">+#define MAX_PCIE_PORTS                     6</span><br><span> #define CLKREQ_DISABLED            0xf</span><br><span> #define APOLLOLAKE_I2C_DEV_MAX   8</span><br><span> </span><br><span>@@ -43,12 +44,7 @@</span><br><span>    * four CLKREQ inputs, but six root ports. Root ports without an</span><br><span>      * associated CLKREQ signal must be marked with "CLKREQ_DISABLED"</span><br><span>   */</span><br><span style="color: hsl(0, 100%, 40%);">-     uint8_t pcie_rp0_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-    uint8_t pcie_rp1_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-    uint8_t pcie_rp2_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-    uint8_t pcie_rp3_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-    uint8_t pcie_rp4_clkreq_pin;</span><br><span style="color: hsl(0, 100%, 40%);">-    uint8_t pcie_rp5_clkreq_pin;</span><br><span style="color: hsl(120, 100%, 40%);">+  uint8_t pcie_rp_clkreq_pin[MAX_PCIE_PORTS];</span><br><span> </span><br><span>      /* [14:8] DDR mode Number of dealy elements.Each = 125pSec.</span><br><span>   * [6:0] SDR mode Number of dealy elements.Each = 125pSec.</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/25186">change 25186</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/25186"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Ifa05f1e38fcfd95063ec327712e472cdbd12dbb7 </div>
<div style="display:none"> Gerrit-Change-Number: 25186 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Furquan Shaikh <furquan@google.com> </div>