<p>Matt DeVillier has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/23696">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">drivers/intel/gma: fix opregion SCI register for Atom platforms<br><br>Most Intel platforms use separate registers for software-based<br>SMI (0xe0) and SCI (0xe8), but Atom-based platforms use a single<br>combined register (0xe0) for both. Adjust opregion implementation<br>to use the correct register for Atom-based platforms.<br><br>Test: Boot Windows on Atom-based ChromeOS device with Tianocore<br>payload and non-VBIOS graphics init; observe Intel display<br>driver loaded correctly and internal display not blank.<br><br>Change-Id: I636986226ff951dae637dca5bc3ad0e023d94243<br>Signed-off-by: Matt DeVillier <matt.devillier@gmail.com><br>---<br>M src/drivers/intel/gma/opregion.c<br>M src/drivers/intel/gma/opregion.h<br>2 files changed, 15 insertions(+), 2 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/96/23696/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/drivers/intel/gma/opregion.c b/src/drivers/intel/gma/opregion.c</span><br><span>index 74c629c..4565173 100644</span><br><span>--- a/src/drivers/intel/gma/opregion.c</span><br><span>+++ b/src/drivers/intel/gma/opregion.c</span><br><span>@@ -32,6 +32,7 @@</span><br><span> {</span><br><span>   device_t igd;</span><br><span>        u16 reg16;</span><br><span style="color: hsl(120, 100%, 40%);">+    u16 sci;</span><br><span> </span><br><span>         igd = dev_find_slot(0, PCI_DEVFN(0x2, 0));</span><br><span>   if (!igd || !igd->enabled)</span><br><span>@@ -44,14 +45,25 @@</span><br><span>  pci_write_config32(igd, ASLS, opregion);</span><br><span> </span><br><span>         /*</span><br><span style="color: hsl(120, 100%, 40%);">+     * Atom-based platforms use a combined SMI/SCI register,</span><br><span style="color: hsl(120, 100%, 40%);">+       * whereas non-Atom platforms use a separate SCI register</span><br><span style="color: hsl(120, 100%, 40%);">+      */</span><br><span style="color: hsl(120, 100%, 40%);">+   if (IS_ENABLED(CONFIG_SOC_INTEL_BAYTRAIL) ||</span><br><span style="color: hsl(120, 100%, 40%);">+                  IS_ENABLED(CONFIG_SOC_INTEL_BRASWELL) ||</span><br><span style="color: hsl(120, 100%, 40%);">+                      IS_ENABLED(CONFIG_SOC_INTEL_APOLLOLAKE))</span><br><span style="color: hsl(120, 100%, 40%);">+              sci = SWSMISCI;</span><br><span style="color: hsl(120, 100%, 40%);">+       else</span><br><span style="color: hsl(120, 100%, 40%);">+          sci = SWSCI;</span><br><span style="color: hsl(120, 100%, 40%);">+</span><br><span style="color: hsl(120, 100%, 40%);">+        /*</span><br><span>    * Intel's Windows driver relies on this:</span><br><span>         * Intel BIOS Specification</span><br><span>   * Chapter 5.4 "ASL Software SCI Handler"</span><br><span>   */</span><br><span style="color: hsl(0, 100%, 40%);">-     reg16 = pci_read_config16(igd, SWSCI);</span><br><span style="color: hsl(120, 100%, 40%);">+        reg16 = pci_read_config16(igd, sci);</span><br><span>         reg16 &= ~GSSCIE;</span><br><span>        reg16 |= SMISCISEL;</span><br><span style="color: hsl(0, 100%, 40%);">-     pci_write_config16(igd, SWSCI, reg16);</span><br><span style="color: hsl(120, 100%, 40%);">+        pci_write_config16(igd, sci, reg16);</span><br><span> }</span><br><span> </span><br><span> /* Restore ASLS register on S3 resume and prepare SWSCI. */</span><br><span>diff --git a/src/drivers/intel/gma/opregion.h b/src/drivers/intel/gma/opregion.h</span><br><span>index 3ae68e5..8ef3dcf 100644</span><br><span>--- a/src/drivers/intel/gma/opregion.h</span><br><span>+++ b/src/drivers/intel/gma/opregion.h</span><br><span>@@ -25,6 +25,7 @@</span><br><span> /* IGD PCI Configuration register */</span><br><span> #define ASLS           0xfc            /* OpRegion Base */</span><br><span> #define SWSCI          0xe8            /* SWSCI Register */</span><br><span style="color: hsl(120, 100%, 40%);">+#define SWSMISCI       0xe0            /* SWSMISCI Register */</span><br><span> #define GSSCIE         (1 << 0)        /* SCI Event trigger */</span><br><span> #define SMISCISEL      (1 << 15)       /* Select SMI or SCI event source */</span><br><span> </span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/23696">change 23696</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/23696"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I636986226ff951dae637dca5bc3ad0e023d94243 </div>
<div style="display:none"> Gerrit-Change-Number: 23696 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Matt DeVillier <matt.devillier@gmail.com> </div>