<p>Nick Vaccaro would like Nick Vaccaro to <strong>review</strong> this change.</p><p><a href="https://review.coreboot.org/23034">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mainboard/google/zoombini: Fix some devicetree pci settings<br><br>Enable I2C #2, #3, and #5.<br><br>Enable UART #2.<br><br>Enable GSPI #0 and #1.<br><br>Disable SATA.<br><br>Set pci 1f.0 to chromeec.<br><br>BUG=b:64395641<br>BRANCH=None<br>TEST=Verify "./util/abuild/abuild -p none -t google/zoombini -x -a"<br>compiles successfully.<br><br>Change-Id: Ie29652beff36f19a59746a1ad5f8e7f995ef1281<br>Signed-off-by: Nick Vaccaro <nvaccaro@chromium.org><br>---<br>M src/mainboard/google/zoombini/variants/baseboard/devicetree.cb<br>1 file changed, 9 insertions(+), 9 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/34/23034/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;"><span>diff --git a/src/mainboard/google/zoombini/variants/baseboard/devicetree.cb b/src/mainboard/google/zoombini/variants/baseboard/devicetree.cb</span><br><span>index e71f15b..771bab2 100644</span><br><span>--- a/src/mainboard/google/zoombini/variants/baseboard/devicetree.cb</span><br><span>+++ b/src/mainboard/google/zoombini/variants/baseboard/devicetree.cb</span><br><span>@@ -16,18 +16,18 @@</span><br><span>              device pci 14.5 on  end # SDCard</span><br><span>             device pci 15.0 on  end # I2C #0</span><br><span>             device pci 15.1 on  end # I2C #1</span><br><span style="color: hsl(0, 100%, 40%);">-                device pci 15.2 off end # I2C #2</span><br><span style="color: hsl(0, 100%, 40%);">-                device pci 15.3 off end # I2C #3</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 15.2 on  end # I2C #2</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 15.3 on  end # I2C #3</span><br><span>             device pci 16.0 on  end # Management Engine Interface 1</span><br><span>              device pci 16.1 off end # Management Engine Interface 2</span><br><span>              device pci 16.2 off end # Management Engine IDE-R</span><br><span>            device pci 16.3 off end # Management Engine KT Redirection</span><br><span>           device pci 16.4 off end # Management Engine Interface 3</span><br><span>              device pci 16.5 off end # Management Engine Interface 4</span><br><span style="color: hsl(0, 100%, 40%);">-         device pci 17.0 on  end # SATA</span><br><span style="color: hsl(120, 100%, 40%);">+                device pci 17.0 off end # SATA</span><br><span>               device pci 19.0 on  end # I2C #4</span><br><span style="color: hsl(0, 100%, 40%);">-                device pci 19.1 off end # I2C #5</span><br><span style="color: hsl(0, 100%, 40%);">-                device pci 19.2 on  end # UART #2</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 19.1 on  end # I2C #5</span><br><span style="color: hsl(120, 100%, 40%);">+              device pci 19.2 off end # UART #2</span><br><span>            device pci 1a.0 on  end # eMMC</span><br><span>               device pci 1c.0 on  end # PCI Express Port 1 x4 SLOT1</span><br><span>                device pci 1c.4 on  end # PCI Express Port 5 x1 SLOT2/LAN</span><br><span>@@ -44,11 +44,11 @@</span><br><span>              device pci 1d.7 off end # PCI Express Port 16</span><br><span>                device pci 1e.0 on  end # UART #0</span><br><span>            device pci 1e.1 off end # UART #1</span><br><span style="color: hsl(0, 100%, 40%);">-               device pci 1e.2 off end # GSPI #0</span><br><span style="color: hsl(0, 100%, 40%);">-               device pci 1e.3 off end # GSPI #1</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 1e.2 on  end # GSPI #0</span><br><span style="color: hsl(120, 100%, 40%);">+             device pci 1e.3 on  end # GSPI #1</span><br><span>            device pci 1f.0 on</span><br><span style="color: hsl(0, 100%, 40%);">-                      chip drivers/pc80/tpm</span><br><span style="color: hsl(0, 100%, 40%);">-                           device pnp 0c31.0 on end</span><br><span style="color: hsl(120, 100%, 40%);">+                      chip ec/google/chromeec</span><br><span style="color: hsl(120, 100%, 40%);">+                               device pnp 0c09.0 on end</span><br><span>                     end</span><br><span>          end # LPC Interface</span><br><span>          device pci 1f.1 on  end # P2SB</span><br><span></span><br></pre><p>To view, visit <a href="https://review.coreboot.org/23034">change 23034</a>. To unsubscribe, or for help writing mail filters, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/23034"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Ie29652beff36f19a59746a1ad5f8e7f995ef1281 </div>
<div style="display:none"> Gerrit-Change-Number: 23034 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Nick Vaccaro <nvaccaro@google.com> </div>
<div style="display:none"> Gerrit-Reviewer: Nick Vaccaro <nvaccaro@chromium.org> </div>