<p>Marshall Dawson has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/22717">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">soc/amd/common: Add S3 region to Kconfig<br><br>Add default values for the S3 position and size symbols to Kconfig.<br>These are already defined by AMD platforms and this patch gives them<br>non-zero values when soc/amd/common is used.<br><br>The primary choice for the S3 save location will be determined by the<br>FMAP.  These values will form the "backup" region for storing S3 data<br>when no FMAP file is specified.  The values are typical for all AMD<br>platforms and should allow adequate room for rotation (the Stoney<br>Ridge NV size is 0x4c1 currently).<br><br>Change-Id: I0cc8c6a9dbf0e76d41e94d535c6afd9b93f2eb32<br>Signed-off-by: Marshall Dawson <marshalldawson3rd@gmail.com><br>---<br>M src/soc/amd/common/Kconfig<br>1 file changed, 20 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/17/22717/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/soc/amd/common/Kconfig b/src/soc/amd/common/Kconfig<br>index debedac..33713f9 100644<br>--- a/src/soc/amd/common/Kconfig<br>+++ b/src/soc/amd/common/Kconfig<br>@@ -11,4 +11,24 @@<br> <br> source "src/soc/amd/common/block/Kconfig"<br> <br>+config S3_DATA_POS<br>+        hex<br>+  depends on HAVE_ACPI_RESUME<br>+  default 0xffff0000<br>+   help<br>+   For designs not using a flash map, this is the physical address where<br>+        S3 resume data is stored in the SPI flash.  Place this on a 4KB<br>+      boundary for best results. The designer must ensure the region does<br>+          not interfere with anything else in the image.<br>+<br>+config S3_DATA_SIZE<br>+    int<br>+  depends on HAVE_ACPI_RESUME<br>+  default 32768<br>+        help<br>+   For designs not using a flash map, this is the total size of the<br>+     region to be used for S3 resume data in the SPI flash.  Make this<br>+    a multiple of 4KB for best results.  The designer must ensure the<br>+    region does not interfere with anything else in the image.<br>+<br> endif # SOC_AMD_COMMON<br></pre><p>To view, visit <a href="https://review.coreboot.org/22717">change 22717</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/22717"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I0cc8c6a9dbf0e76d41e94d535c6afd9b93f2eb32 </div>
<div style="display:none"> Gerrit-Change-Number: 22717 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Marshall Dawson <marshalldawson3rd@gmail.com> </div>