<p>Jean Lucas has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/22682">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">[WIP] mb/dell/inspiron_660s: Initial working port<br><br>System is quite functional with state of port. libgfxinit gives more<br>consistent graphics initialization than Intel's VGA BIOS; however, both<br>options present graphics corruption during GRUB's graphical console<br>(Intel's VGA BIOS), or immediately after menu selection (libgfxinit).<br>Graphics work fine with either option once Linux takes over.<br><br>Tested components:<br> * VGA<br> * HDMI (not working during boot with libgfxinit)<br> * USB 2/3<br> * NICs (onboard and PCIe)<br> * S3 and resume<br> * Onboard audio<br> * SD card reader<br><br>Other notes:<br> * "mce: [Hardware Error]: Machine check events logged" with Linux<br> * PCIe discrete graphics untested<br><br>cbmem and mce logs are in the board "logs" directory.<br><br>Change-Id: I8dabb1e1d14e60957e8c8800b0c30921d6bb5d8e<br>Signed-off-by: Jean Lucas <jean@4ray.co><br>---<br>A src/mainboard/dell/Kconfig<br>A src/mainboard/dell/Kconfig.name<br>A src/mainboard/dell/inspiron_660s/Kconfig<br>A src/mainboard/dell/inspiron_660s/Kconfig.name<br>A src/mainboard/dell/inspiron_660s/Makefile.inc<br>A src/mainboard/dell/inspiron_660s/acpi/ec.asl<br>A src/mainboard/dell/inspiron_660s/acpi/mainboard.asl<br>A src/mainboard/dell/inspiron_660s/acpi/platform.asl<br>A src/mainboard/dell/inspiron_660s/acpi/superio.asl<br>A src/mainboard/dell/inspiron_660s/acpi/thermal.asl<br>A src/mainboard/dell/inspiron_660s/acpi_tables.c<br>A src/mainboard/dell/inspiron_660s/board_info.txt<br>A src/mainboard/dell/inspiron_660s/cmos.default<br>A src/mainboard/dell/inspiron_660s/cmos.layout<br>A src/mainboard/dell/inspiron_660s/devicetree.cb<br>A src/mainboard/dell/inspiron_660s/dsdt.asl<br>A src/mainboard/dell/inspiron_660s/early_southbridge.c<br>A src/mainboard/dell/inspiron_660s/gma-mainboard.ads<br>A src/mainboard/dell/inspiron_660s/gnvs.c<br>A src/mainboard/dell/inspiron_660s/gpio.c<br>A src/mainboard/dell/inspiron_660s/hda_verb.c<br>A src/mainboard/dell/inspiron_660s/logs/cbmem<br>A src/mainboard/dell/inspiron_660s/logs/mce<br>A src/mainboard/dell/inspiron_660s/mainboard.c<br>A src/mainboard/dell/inspiron_660s/romstage.c<br>25 files changed, 2,328 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/82/22682/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/mainboard/dell/Kconfig b/src/mainboard/dell/Kconfig<br>new file mode 100644<br>index 0000000..c12e54a<br>--- /dev/null<br>+++ b/src/mainboard/dell/Kconfig<br>@@ -0,0 +1,16 @@<br>+if VENDOR_DELL<br>+<br>+choice<br>+       prompt "Mainboard model"<br>+<br>+source "src/mainboard/dell/*/Kconfig.name"<br>+<br>+endchoice<br>+<br>+source "src/mainboard/dell/*/Kconfig"<br>+<br>+config MAINBOARD_VENDOR<br>+        string<br>+       default "Dell"<br>+<br>+endif # VENDOR_DELL<br>diff --git a/src/mainboard/dell/Kconfig.name b/src/mainboard/dell/Kconfig.name<br>new file mode 100644<br>index 0000000..8a508ea<br>--- /dev/null<br>+++ b/src/mainboard/dell/Kconfig.name<br>@@ -0,0 +1,2 @@<br>+config VENDOR_DELL<br>+  bool "Dell"<br>diff --git a/src/mainboard/dell/inspiron_660s/Kconfig b/src/mainboard/dell/inspiron_660s/Kconfig<br>new file mode 100644<br>index 0000000..5cb94af<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/Kconfig<br>@@ -0,0 +1,63 @@<br>+if BOARD_DELL_INSPIRON_660S<br>+<br>+config BOARD_SPECIFIC_OPTIONS<br>+      def_bool y<br>+   select CPU_INTEL_SOCKET_LGA1155<br>+      select NORTHBRIDGE_INTEL_IVYBRIDGE<br>+   select SOUTHBRIDGE_INTEL_BD82X6X<br>+     select USE_NATIVE_RAMINIT<br>+    select SUPERIO_ITE_IT8772F<br>+   select BOARD_ROMSIZE_KB_8192<br>+ select SERIRQ_CONTINUOUS_MODE<br>+        select HAVE_ACPI_TABLES<br>+      select HAVE_ACPI_RESUME<br>+      select HAVE_OPTION_TABLE<br>+     select HAVE_CMOS_DEFAULT<br>+     select INTEL_INT15<br>+   select SANDYBRIDGE_IVYBRIDGE_LVDS<br>+    select MAINBOARD_HAS_LIBGFXINIT<br>+<br>+config HAVE_IFD_BIN<br>+     bool<br>+ default n<br>+<br>+config HAVE_ME_BIN<br>+    bool<br>+ default n<br>+<br>+config MAINBOARD_DIR<br>+  string<br>+       default dell/inspiron_660s<br>+<br>+config MAINBOARD_PART_NUMBER<br>+ string<br>+       default "Inspiron 660s"<br>+<br>+config VGA_BIOS_FILE<br>+  string<br>+       default "pci8086,0152.rom"<br>+<br>+config VGA_BIOS_ID<br>+ string<br>+       default "8086,0152"<br>+<br>+config MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID<br>+  hex<br>+  default 0x574<br>+<br>+config MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID<br>+  hex<br>+  default 0x1028<br>+<br>+config DRAM_RESET_GATE_GPIO # FIXME: check this<br>+  int<br>+  default 60<br>+<br>+config MAX_CPUS<br>+      int<br>+  default 8<br>+<br>+config USBDEBUG_HCD_INDEX<br>+     int<br>+  default 2<br>+endif<br>diff --git a/src/mainboard/dell/inspiron_660s/Kconfig.name b/src/mainboard/dell/inspiron_660s/Kconfig.name<br>new file mode 100644<br>index 0000000..e3828bb<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/Kconfig.name<br>@@ -0,0 +1,2 @@<br>+config BOARD_DELL_INSPIRON_660S<br>+   bool "Inspiron 660s"<br>diff --git a/src/mainboard/dell/inspiron_660s/Makefile.inc b/src/mainboard/dell/inspiron_660s/Makefile.inc<br>new file mode 100644<br>index 0000000..cd0b8a6<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/Makefile.inc<br>@@ -0,0 +1,4 @@<br>+romstage-y += early_southbridge.c<br>+romstage-y += gpio.c<br>+ramstage-y += gnvs.c<br>+ramstage-$(CONFIG_MAINBOARD_USE_LIBGFXINIT) += gma-mainboard.ads<br>diff --git a/src/mainboard/dell/inspiron_660s/acpi/ec.asl b/src/mainboard/dell/inspiron_660s/acpi/ec.asl<br>new file mode 100644<br>index 0000000..e69de29<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/acpi/ec.asl<br>diff --git a/src/mainboard/dell/inspiron_660s/acpi/mainboard.asl b/src/mainboard/dell/inspiron_660s/acpi/mainboard.asl<br>new file mode 100644<br>index 0000000..34de86f<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/acpi/mainboard.asl<br>@@ -0,0 +1,23 @@<br>+/*<br>+ * This file is part of the coreboot project.<br>+ *<br>+ * Copyright (C) 2011 Google Inc.<br>+ *<br>+ * This program is free software; you can redistribute it and/or<br>+ * modify it under the terms of the GNU General Public License as<br>+ * published by the Free Software Foundation; version 2 of<br>+ * the License.<br>+ *<br>+ * This program is distributed in the hope that it will be useful,<br>+ * but WITHOUT ANY WARRANTY; without even the implied warranty of<br>+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the<br>+ * GNU General Public License for more details.<br>+ */<br>+<br>+Scope (\_SB)<br>+{<br>+      Device (PWRB)<br>+        {<br>+            Name (_HID, EisaId("PNP0C0C"))<br>+     }<br>+}<br>diff --git a/src/mainboard/dell/inspiron_660s/acpi/platform.asl b/src/mainboard/dell/inspiron_660s/acpi/platform.asl<br>new file mode 100644<br>index 0000000..0222986<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/acpi/platform.asl<br>@@ -0,0 +1,8 @@<br>+Method(_WAK,1)<br>+{<br>+     Return(Package(){0,0})<br>+}<br>+<br>+Method(_PTS,1)<br>+{<br>+}<br>diff --git a/src/mainboard/dell/inspiron_660s/acpi/superio.asl b/src/mainboard/dell/inspiron_660s/acpi/superio.asl<br>new file mode 100644<br>index 0000000..e69de29<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/acpi/superio.asl<br>diff --git a/src/mainboard/dell/inspiron_660s/acpi/thermal.asl b/src/mainboard/dell/inspiron_660s/acpi/thermal.asl<br>new file mode 100644<br>index 0000000..c2bc80c<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/acpi/thermal.asl<br>@@ -0,0 +1,61 @@<br>+/*<br>+ * This file is part of the coreboot project.<br>+ *<br>+ * Copyright (C) 2011 The Chromium OS Authors. All rights reserved.<br>+ *<br>+ * This program is free software; you can redistribute it and/or modify<br>+ * it under the terms of the GNU General Public License as published by<br>+ * the Free Software Foundation; version 2 of the License.<br>+ *<br>+ * This program is distributed in the hope that it will be useful,<br>+ * but WITHOUT ANY WARRANTY; without even the implied warranty of<br>+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the<br>+ * GNU General Public License for more details.<br>+ */<br>+<br>+// Thermal Zone<br>+<br>+Scope (\_TZ)<br>+{<br>+       ThermalZone (THRM)<br>+   {<br>+            Name (_TC1, 0x02)<br>+            Name (_TC2, 0x03)<br>+<br>+         // Thermal zone polling frequency: 10 seconds<br>+                Name (_TZP, 100)<br>+<br>+          // Thermal sampling period for passive cooling: 10 seconds<br>+           Name (_TSP, 100)<br>+<br>+          // Convert from Degrees C to 1/10 Kelvin for ACPI<br>+            Method (CTOK, 1)<br>+             {<br>+                    // 10th of Degrees C<br>+                 Multiply (Arg0, 10, Local0)<br>+<br>+                       // Convert to Kelvin<br>+                 Add (Local0, 2732, Local0)<br>+<br>+                        Return (Local0)<br>+              }<br>+<br>+         // Threshold for OS to shutdown<br>+              Method (_CRT, 0, Serialized)<br>+         {<br>+                    Return (CTOK (\TCRT))<br>+                }<br>+<br>+         // Threshold for passive cooling<br>+             Method (_PSV, 0, Serialized)<br>+         {<br>+                    Return (CTOK (\TPSV))<br>+                }<br>+<br>+         // Processors used for passive cooling<br>+               Method (_PSL, 0, Serialized)<br>+         {<br>+                    Return (\PPKG ())<br>+            }<br>+    }<br>+}<br>diff --git a/src/mainboard/dell/inspiron_660s/acpi_tables.c b/src/mainboard/dell/inspiron_660s/acpi_tables.c<br>new file mode 100644<br>index 0000000..e69de29<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/acpi_tables.c<br>diff --git a/src/mainboard/dell/inspiron_660s/board_info.txt b/src/mainboard/dell/inspiron_660s/board_info.txt<br>new file mode 100644<br>index 0000000..aec4932<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/board_info.txt<br>@@ -0,0 +1,7 @@<br>+Category: desktop<br>+Board URL: http://www.dell.com/en-us/shop/cty/inspiron-660s-desktop/spd/inspiron-660s<br>+ROM package: SOIC-8<br>+ROM protocol: SPI<br>+ROM socketed: n<br>+Flashrom support: y<br>+Release year: 2013<br>diff --git a/src/mainboard/dell/inspiron_660s/cmos.default b/src/mainboard/dell/inspiron_660s/cmos.default<br>new file mode 100644<br>index 0000000..a313f68<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/cmos.default<br>@@ -0,0 +1,7 @@<br>+boot_option=Fallback<br>+debug_level=Spew<br>+power_on_after_fail=Enable<br>+nmi=Enable<br>+volume=0x3<br>+sata_mode=AHCI<br>+hyper_threading=Enable<br>diff --git a/src/mainboard/dell/inspiron_660s/cmos.layout b/src/mainboard/dell/inspiron_660s/cmos.layout<br>new file mode 100644<br>index 0000000..e27b4a2<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/cmos.layout<br>@@ -0,0 +1,117 @@<br>+##<br>+## This file is part of the coreboot project.<br>+##<br>+## Copyright (C) 2007-2008 coresystems GmbH<br>+## Copyright (C) 2014 Vladimir Serbinenko<br>+##<br>+## This program is free software; you can redistribute it and/or modify<br>+## it under the terms of the GNU General Public License as published by<br>+## the Free Software Foundation; version 2 of the License.<br>+##<br>+## This program is distributed in the hope that it will be useful,<br>+## but WITHOUT ANY WARRANTY; without even the implied warranty of<br>+## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the<br>+## GNU General Public License for more details.<br>+##<br>+<br>+# -----------------------------------------------------------------<br>+entries<br>+<br>+# -----------------------------------------------------------------<br>+# Status Register A<br>+# -----------------------------------------------------------------<br>+# Status Register B<br>+# -----------------------------------------------------------------<br>+# Status Register C<br>+#96           4       r       0        status_c_rsvd<br>+#100          1       r       0        uf_flag<br>+#101          1       r       0        af_flag<br>+#102          1       r       0        pf_flag<br>+#103          1       r       0        irqf_flag<br>+# -----------------------------------------------------------------<br>+# Status Register D<br>+#104          7       r       0        status_d_rsvd<br>+#111          1       r       0        valid_cmos_ram<br>+# -----------------------------------------------------------------<br>+# Diagnostic Status Register<br>+#112          8       r       0        diag_rsvd1<br>+<br>+# -----------------------------------------------------------------<br>+0          120       r       0        reserved_memory<br>+#120        264       r       0        unused<br>+<br>+# -----------------------------------------------------------------<br>+# RTC_BOOT_BYTE (coreboot hardcoded)<br>+384          1       e       4        boot_option<br>+388          4       h       0        reboot_counter<br>+#390          2       r       0        unused?<br>+<br>+# -----------------------------------------------------------------<br>+# coreboot config options: console<br>+#392          3       r       0        unused<br>+395          4       e       6        debug_level<br>+#399          1       r       0        unused<br>+<br>+400          8       h       0        volume<br>+<br>+# coreboot config options: southbridge<br>+408          1       e       1        nmi<br>+409          2       e       7        power_on_after_fail<br>+<br>+#411         10       r       0        unused<br>+421          1       e       9        sata_mode<br>+#422          2       r       0        unused<br>+<br>+# coreboot config options: cpu<br>+424          1       e       2        hyper_threading<br>+#425          7       r       0        unused<br>+<br>+# coreboot config options: northbridge<br>+432          3       e      11        gfx_uma_size<br>+#435        549       r       0        unused<br>+<br>+# SandyBridge MRC Scrambler Seed values<br>+896         32       r       0        mrc_scrambler_seed<br>+928         32       r       0        mrc_scrambler_seed_s3<br>+960         16       r       0        mrc_scrambler_seed_chk<br>+<br>+# coreboot config options: check sums<br>+984         16       h       0        check_sum<br>+<br>+# -----------------------------------------------------------------<br>+<br>+enumerations<br>+<br>+#ID value   text<br>+1     0     Disable<br>+1     1     Enable<br>+2     0     Enable<br>+2     1     Disable<br>+4     0     Fallback<br>+4     1     Normal<br>+6     1     Emergency<br>+6     2     Alert<br>+6     3     Critical<br>+6     4     Error<br>+6     5     Warning<br>+6     6     Notice<br>+6     7     Info<br>+6     8     Debug<br>+6     9     Spew<br>+7     0     Disable<br>+7     1     Enable<br>+7     2     Keep<br>+9     0     AHCI<br>+9     1     IDE<br>+11    0     32M<br>+11    1     64M<br>+11    2     96M<br>+11    3     128M<br>+11    4     160M<br>+11    5     192M<br>+11    6     224M<br>+<br>+# -----------------------------------------------------------------<br>+checksums<br>+<br>+checksum 392 415 984<br>diff --git a/src/mainboard/dell/inspiron_660s/devicetree.cb b/src/mainboard/dell/inspiron_660s/devicetree.cb<br>new file mode 100644<br>index 0000000..aeb12cc<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/devicetree.cb<br>@@ -0,0 +1,115 @@<br>+chip northbridge/intel/sandybridge<br>+     device cpu_cluster 0x0 on<br>+            chip cpu/intel/socket_LGA1155<br>+                        device lapic 0x0 on<br>+                  end<br>+          end<br>+          chip cpu/intel/model_206ax<br>+                   register "c1_acpower" = "1"<br>+                      register "c1_battery" = "1"<br>+                      register "c2_acpower" = "3"<br>+                      register "c2_battery" = "3"<br>+                      register "c3_acpower" = "5"<br>+                      register "c3_battery" = "5"<br>+                      # Magic APID ID to locate this chip<br>+                  device lapic 0xacac off<br>+                      end<br>+          end<br>+  end<br>+<br>+       register "pci_mmio_size" = "2048"<br>+<br>+     # IGD display<br>+        register "gfx.did" = "{ 0x80000100, 0x80000240, 0x80000410, 0x80000410, 0x00000005 }"<br>+    register "gfx.ndid" = "3"<br>+<br>+     device domain 0x0 on<br>+         device pci 00.0 on # Host bridge<br>+                     subsystemid 0x1028 0x0574<br>+            end<br>+          device pci 01.0 on # PCIe bridge for discrete graphics<br>+                       subsystemid 0x1028 0x0574<br>+            end<br>+          device pci 02.0 on # Internal graphics VGA controller<br>+                        subsystemid 0x1028 0x0574<br>+            end<br>+<br>+               chip southbridge/intel/bd82x6x # Intel Series 7 Panther Point PCH<br>+                    register "c2_latency" = "0x0065"<br>+                 register "docking_supported" = "0"<br>+                       register "gen1_dec" = "0x003c0a01"<br>+                       register "gen2_dec" = "0x00000000"<br>+                       register "gen3_dec" = "0x00000000"<br>+                       register "gen4_dec" = "0x00000000"<br>+                       register "p_cnt_throttling_supported" = "0"<br>+                      register "pcie_hotplug_map" = "{ 0, 0, 0, 0, 0, 0, 0, 0 }"<br>+                       register "pcie_port_coalesce" = "1"<br>+                      register "sata_interface_speed_support" = "0x3"<br>+                  register "sata_port_map" = "0x3"<br>+                 register "spi_lvscc" = "0x2005"<br>+                  register "spi_uvscc" = "0x2005"<br>+                  register "superspeed_capable_ports" = "0x0000000f"<br>+                       register "xhci_overcurrent_mapping" = "0x00000c03"<br>+                       register "xhci_switchable_ports" = "0x0000000f"<br>+<br>+                       device pci 14.0 on # USB 3.0 Controller<br>+                              subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 16.0 off # Management Engine Interface 1<br>+                  end<br>+                  device pci 16.1 off # Management Engine Interface 2<br>+                  end<br>+                  device pci 16.2 off # Management Engine IDE-R<br>+                        end<br>+                  device pci 16.3 off # Management Engine KT<br>+                   end<br>+                  device pci 19.0 off # Intel Gigabit Ethernet<br>+                 end<br>+                  device pci 1a.0 on # USB2 EHCI #2<br>+                            subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1b.0 on # High Definition Audio Audio controller<br>+                          subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1c.0 on # PCIe Port #1<br>+                            subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1c.1 on # PCIe Port #2<br>+                            subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1c.2 on # PCIe Port #3<br>+                            subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1c.3 off # PCIe Port #4<br>+                   end<br>+                  device pci 1c.4 off # PCIe Port #5<br>+                   end<br>+                  device pci 1c.5 on # PCIe Port #6<br>+                            subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1c.6 off # PCIe Port #7<br>+                   end<br>+                  device pci 1c.7 off # PCIe Port #8<br>+                   end<br>+                  device pci 1d.0 on # USB2 EHCI #1<br>+                            subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1e.0 on # PCI bridge<br>+                              subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1f.0 on # LPC bridge PCI-LPC bridge<br>+                               subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1f.2 on # SATA Controller 1<br>+                               subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1f.3 on # SMBus<br>+                           subsystemid 0x1028 0x0574<br>+                    end<br>+                  device pci 1f.5 off # SATA Controller 2<br>+                      end<br>+                  device pci 1f.6 off # Thermal<br>+                        end<br>+          end<br>+  end<br>+end<br>diff --git a/src/mainboard/dell/inspiron_660s/dsdt.asl b/src/mainboard/dell/inspiron_660s/dsdt.asl<br>new file mode 100644<br>index 0000000..3b7fb7e<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/dsdt.asl<br>@@ -0,0 +1,30 @@<br>+#define BRIGHTNESS_UP \_SB.PCI0.GFX0.INCB<br>+#define BRIGHTNESS_DOWN \_SB.PCI0.GFX0.DECB<br>+#define ACPI_VIDEO_DEVICE \_SB.PCI0.GFX0<br>+DefinitionBlock(<br>+        "dsdt.aml",<br>+        "DSDT",<br>+    0x03,           // DSDT revision: ACPI v3.0<br>+  "COREv4",     // OEM id<br>+    "COREBOOT",   // OEM table id<br>+      0x20141018      // OEM revision<br>+)<br>+{<br>+      // Some generic macros<br>+       #include "acpi/platform.asl"<br>+       #include <cpu/intel/model_206ax/acpi/cpu.asl><br>+  #include <southbridge/intel/bd82x6x/acpi/platform.asl><br>+ /* global NVS and variables.  */<br>+     #include <southbridge/intel/bd82x6x/acpi/globalnvs.asl><br>+        #include <southbridge/intel/bd82x6x/acpi/sleepstates.asl><br>+<br>+   Scope (\_SB) {<br>+               Device (PCI0)<br>+                {<br>+            #include <northbridge/intel/sandybridge/acpi/sandybridge.asl><br>+          #include <drivers/intel/gma/acpi/default_brightness_levels.asl><br>+                #include <southbridge/intel/bd82x6x/acpi/pch.asl><br>+              #include <southbridge/intel/bd82x6x/acpi/default_irq_route.asl><br>+                }<br>+    }<br>+}<br>diff --git a/src/mainboard/dell/inspiron_660s/early_southbridge.c b/src/mainboard/dell/inspiron_660s/early_southbridge.c<br>new file mode 100644<br>index 0000000..a7e289d<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/early_southbridge.c<br>@@ -0,0 +1,84 @@<br>+/*<br>+ * This file is part of the coreboot project.<br>+ *<br>+ * Copyright (C) 2008-2009 coresystems GmbH<br>+ * Copyright (C) 2014 Vladimir Serbinenko<br>+ *<br>+ * This program is free software; you can redistribute it and/or<br>+ * modify it under the terms of the GNU General Public License as<br>+ * published by the Free Software Foundation; version 2 of<br>+ * the License.<br>+ *<br>+ * This program is distributed in the hope that it will be useful,<br>+ * but WITHOUT ANY WARRANTY; without even the implied warranty of<br>+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the<br>+ * GNU General Public License for more details.<br>+ */<br>+<br>+#include <stdint.h><br>+#include <string.h><br>+#include <lib.h><br>+#include <timestamp.h><br>+#include <arch/byteorder.h><br>+#include <arch/io.h><br>+#include <device/pci_def.h><br>+#include <device/pnp_def.h><br>+#include <cpu/x86/lapic.h><br>+#include <arch/acpi.h><br>+#include <console/console.h><br>+#include "northbridge/intel/sandybridge/sandybridge.h"<br>+#include "northbridge/intel/sandybridge/raminit_native.h"<br>+#include "southbridge/intel/bd82x6x/pch.h"<br>+#include <southbridge/intel/common/gpio.h><br>+#include <arch/cpu.h><br>+#include <cpu/x86/msr.h><br>+<br>+void pch_enable_lpc(void)<br>+{<br>+   pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x82, 0x1400);<br>+       pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x84, 0x003c0a01);<br>+   pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x88, 0x00000000);<br>+   pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x8c, 0x00000000);<br>+   pci_write_config32(PCI_DEV(0, 0x1f, 0), 0x90, 0x00000000);<br>+   pci_write_config16(PCI_DEV(0, 0x1f, 0), 0x80, 0x0000);<br>+}<br>+<br>+void rcba_config(void)<br>+{<br>+   /* Disable devices.  */<br>+      RCBA32(0x3414) = 0x00000020;<br>+ RCBA32(0x3418) = 0x17d81fe1;<br>+<br>+}<br>+const struct southbridge_usb_port mainboard_usb_ports[] = {<br>+    { 1, 0, 0 },<br>+ { 1, 0, 0 },<br>+ { 1, 0, 1 },<br>+ { 1, 0, 1 },<br>+ { 1, 0, 2 },<br>+ { 1, 0, 2 },<br>+ { 1, 0, -1 },<br>+        { 1, 0, -1 },<br>+        { 1, 0, 4 },<br>+ { 1, 0, 4 },<br>+ { 1, 0, 5 },<br>+ { 1, 0, 5 },<br>+ { 1, 0, -1 },<br>+        { 1, 0, -1 },<br>+};<br>+<br>+void mainboard_early_init(int s3resume)<br>+{<br>+}<br>+<br>+void mainboard_config_superio(void)<br>+{<br>+}<br>+<br>+void mainboard_get_spd(spd_raw_data *spd, bool id_only)<br>+{<br>+    read_spd(&spd[0], 0x50, id_only);<br>+        read_spd(&spd[1], 0x51, id_only);<br>+        read_spd(&spd[2], 0x52, id_only);<br>+        read_spd(&spd[3], 0x53, id_only);<br>+}<br>diff --git a/src/mainboard/dell/inspiron_660s/gma-mainboard.ads b/src/mainboard/dell/inspiron_660s/gma-mainboard.ads<br>new file mode 100644<br>index 0000000..fe0ff75<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/gma-mainboard.ads<br>@@ -0,0 +1,15 @@<br>+with HW.GFX.GMA;<br>+with HW.GFX.GMA.Display_Probing;<br>+<br>+use HW.GFX.GMA;<br>+use HW.GFX.GMA.Display_Probing;<br>+<br>+private package GMA.Mainboard is<br>+<br>+   ports : constant Port_List :=<br>+     (HDMI1,<br>+      HDMI3,<br>+      Analog,<br>+      others => Disabled);<br>+<br>+end GMA.Mainboard;<br>diff --git a/src/mainboard/dell/inspiron_660s/gnvs.c b/src/mainboard/dell/inspiron_660s/gnvs.c<br>new file mode 100644<br>index 0000000..7aecacb<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/gnvs.c<br>@@ -0,0 +1,38 @@<br>+/*<br>+ * This file is part of the coreboot project.<br>+ *<br>+ * Copyright (C) 2008-2009 coresystems GmbH<br>+ * Copyright (C) 2014 Vladimir Serbinenko<br>+ *<br>+ * This program is free software; you can redistribute it and/or<br>+ * modify it under the terms of the GNU General Public License as<br>+ * published by the Free Software Foundation; version 2 of<br>+ * the License.<br>+ *<br>+ * This program is distributed in the hope that it will be useful,<br>+ * but WITHOUT ANY WARRANTY; without even the implied warranty of<br>+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the<br>+ * GNU General Public License for more details.<br>+ */<br>+<br>+#include <southbridge/intel/bd82x6x/nvs.h><br>+<br>+void acpi_create_gnvs(global_nvs_t *gnvs)<br>+{<br>+       // Disable USB ports in S3 by default<br>+        gnvs->s3u0 = 0;<br>+   gnvs->s3u1 = 0;<br>+<br>+        // Disable USB ports in S5 by default<br>+        gnvs->s5u0 = 0;<br>+   gnvs->s5u1 = 0;<br>+<br>+        // Lid is open by default<br>+    gnvs->lids = 1;<br>+<br>+        // Critical temperature<br>+      gnvs->tcrt = 100;<br>+<br>+      // Passive cooling activation temperature<br>+    gnvs->tpsv = 90;<br>+}<br>diff --git a/src/mainboard/dell/inspiron_660s/gpio.c b/src/mainboard/dell/inspiron_660s/gpio.c<br>new file mode 100644<br>index 0000000..724b5e2<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/gpio.c<br>@@ -0,0 +1,252 @@<br>+/*<br>+ * This file is part of the coreboot project.<br>+ *<br>+ * Copyright (C) 2008-2009 coresystems GmbH<br>+ * Copyright (C) 2014 Vladimir Serbinenko<br>+ *<br>+ * This program is free software; you can redistribute it and/or<br>+ * modify it under the terms of the GNU General Public License as<br>+ * published by the Free Software Foundation; version 2 of<br>+ * the License.<br>+ *<br>+ * This program is distributed in the hope that it will be useful,<br>+ * but WITHOUT ANY WARRANTY; without even the implied warranty of<br>+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the<br>+ * GNU General Public License for more details.<br>+ */<br>+<br>+#include <southbridge/intel/common/gpio.h><br>+<br>+static const struct pch_gpio_set1 pch_gpio_set1_mode = {<br>+   .gpio0 = GPIO_MODE_GPIO,<br>+     .gpio1 = GPIO_MODE_GPIO,<br>+     .gpio2 = GPIO_MODE_GPIO,<br>+     .gpio3 = GPIO_MODE_GPIO,<br>+     .gpio4 = GPIO_MODE_GPIO,<br>+     .gpio5 = GPIO_MODE_GPIO,<br>+     .gpio6 = GPIO_MODE_GPIO,<br>+     .gpio7 = GPIO_MODE_GPIO,<br>+     .gpio8 = GPIO_MODE_GPIO,<br>+     .gpio9 = GPIO_MODE_NATIVE,<br>+   .gpio10 = GPIO_MODE_NATIVE,<br>+  .gpio11 = GPIO_MODE_GPIO,<br>+    .gpio12 = GPIO_MODE_GPIO,<br>+    .gpio13 = GPIO_MODE_GPIO,<br>+    .gpio14 = GPIO_MODE_NATIVE,<br>+  .gpio15 = GPIO_MODE_GPIO,<br>+    .gpio16 = GPIO_MODE_GPIO,<br>+    .gpio17 = GPIO_MODE_GPIO,<br>+    .gpio18 = GPIO_MODE_NATIVE,<br>+  .gpio19 = GPIO_MODE_GPIO,<br>+    .gpio20 = GPIO_MODE_GPIO,<br>+    .gpio21 = GPIO_MODE_GPIO,<br>+    .gpio22 = GPIO_MODE_GPIO,<br>+    .gpio23 = GPIO_MODE_GPIO,<br>+    .gpio24 = GPIO_MODE_GPIO,<br>+    .gpio25 = GPIO_MODE_NATIVE,<br>+  .gpio26 = GPIO_MODE_NATIVE,<br>+  .gpio27 = GPIO_MODE_GPIO,<br>+    .gpio28 = GPIO_MODE_GPIO,<br>+    .gpio29 = GPIO_MODE_GPIO,<br>+    .gpio30 = GPIO_MODE_NATIVE,<br>+  .gpio31 = GPIO_MODE_GPIO,<br>+};<br>+<br>+static const struct pch_gpio_set1 pch_gpio_set1_direction = {<br>+    .gpio0 = GPIO_DIR_INPUT,<br>+     .gpio1 = GPIO_DIR_INPUT,<br>+     .gpio2 = GPIO_DIR_INPUT,<br>+     .gpio3 = GPIO_DIR_INPUT,<br>+     .gpio4 = GPIO_DIR_INPUT,<br>+     .gpio5 = GPIO_DIR_INPUT,<br>+     .gpio6 = GPIO_DIR_INPUT,<br>+     .gpio7 = GPIO_DIR_INPUT,<br>+     .gpio8 = GPIO_DIR_INPUT,<br>+     .gpio11 = GPIO_DIR_INPUT,<br>+    .gpio12 = GPIO_DIR_INPUT,<br>+    .gpio13 = GPIO_DIR_INPUT,<br>+    .gpio15 = GPIO_DIR_OUTPUT,<br>+   .gpio16 = GPIO_DIR_INPUT,<br>+    .gpio17 = GPIO_DIR_INPUT,<br>+    .gpio19 = GPIO_DIR_OUTPUT,<br>+   .gpio20 = GPIO_DIR_INPUT,<br>+    .gpio21 = GPIO_DIR_INPUT,<br>+    .gpio22 = GPIO_DIR_INPUT,<br>+    .gpio23 = GPIO_DIR_INPUT,<br>+    .gpio24 = GPIO_DIR_INPUT,<br>+    .gpio27 = GPIO_DIR_OUTPUT,<br>+   .gpio28 = GPIO_DIR_OUTPUT,<br>+   .gpio29 = GPIO_DIR_OUTPUT,<br>+   .gpio31 = GPIO_DIR_INPUT,<br>+};<br>+<br>+static const struct pch_gpio_set1 pch_gpio_set1_level = {<br>+        .gpio15 = GPIO_LEVEL_HIGH,<br>+   .gpio19 = GPIO_LEVEL_HIGH,<br>+   .gpio27 = GPIO_LEVEL_HIGH,<br>+   .gpio28 = GPIO_LEVEL_HIGH,<br>+   .gpio29 = GPIO_LEVEL_HIGH,<br>+};<br>+<br>+static const struct pch_gpio_set1 pch_gpio_set1_reset = {<br>+       .gpio8 = GPIO_RESET_RSMRST,<br>+  .gpio9 = GPIO_RESET_RSMRST,<br>+  .gpio10 = GPIO_RESET_RSMRST,<br>+ .gpio11 = GPIO_RESET_RSMRST,<br>+ .gpio12 = GPIO_RESET_RSMRST,<br>+ .gpio13 = GPIO_RESET_RSMRST,<br>+ .gpio14 = GPIO_RESET_RSMRST,<br>+ .gpio15 = GPIO_RESET_RSMRST,<br>+ .gpio24 = GPIO_RESET_RSMRST,<br>+ .gpio27 = GPIO_RESET_RSMRST,<br>+ .gpio28 = GPIO_RESET_RSMRST,<br>+ .gpio29 = GPIO_RESET_RSMRST,<br>+ .gpio30 = GPIO_RESET_RSMRST,<br>+ .gpio31 = GPIO_RESET_RSMRST,<br>+};<br>+<br>+static const struct pch_gpio_set1 pch_gpio_set1_invert = {<br>+    .gpio13 = GPIO_INVERT,<br>+};<br>+<br>+static const struct pch_gpio_set1 pch_gpio_set1_blink = {<br>+};<br>+<br>+static const struct pch_gpio_set2 pch_gpio_set2_mode = {<br>+        .gpio32 = GPIO_MODE_GPIO,<br>+    .gpio33 = GPIO_MODE_GPIO,<br>+    .gpio34 = GPIO_MODE_GPIO,<br>+    .gpio35 = GPIO_MODE_GPIO,<br>+    .gpio36 = GPIO_MODE_GPIO,<br>+    .gpio37 = GPIO_MODE_GPIO,<br>+    .gpio38 = GPIO_MODE_GPIO,<br>+    .gpio39 = GPIO_MODE_GPIO,<br>+    .gpio40 = GPIO_MODE_NATIVE,<br>+  .gpio41 = GPIO_MODE_NATIVE,<br>+  .gpio42 = GPIO_MODE_NATIVE,<br>+  .gpio43 = GPIO_MODE_NATIVE,<br>+  .gpio44 = GPIO_MODE_GPIO,<br>+    .gpio45 = GPIO_MODE_GPIO,<br>+    .gpio46 = GPIO_MODE_NATIVE,<br>+  .gpio47 = GPIO_MODE_NATIVE,<br>+  .gpio48 = GPIO_MODE_GPIO,<br>+    .gpio49 = GPIO_MODE_GPIO,<br>+    .gpio50 = GPIO_MODE_NATIVE,<br>+  .gpio51 = GPIO_MODE_NATIVE,<br>+  .gpio52 = GPIO_MODE_NATIVE,<br>+  .gpio53 = GPIO_MODE_NATIVE,<br>+  .gpio54 = GPIO_MODE_NATIVE,<br>+  .gpio55 = GPIO_MODE_NATIVE,<br>+  .gpio56 = GPIO_MODE_NATIVE,<br>+  .gpio57 = GPIO_MODE_GPIO,<br>+    .gpio58 = GPIO_MODE_NATIVE,<br>+  .gpio59 = GPIO_MODE_NATIVE,<br>+  .gpio60 = GPIO_MODE_NATIVE,<br>+  .gpio61 = GPIO_MODE_NATIVE,<br>+  .gpio62 = GPIO_MODE_NATIVE,<br>+  .gpio63 = GPIO_MODE_NATIVE,<br>+};<br>+<br>+static const struct pch_gpio_set2 pch_gpio_set2_direction = {<br>+  .gpio32 = GPIO_DIR_OUTPUT,<br>+   .gpio33 = GPIO_DIR_OUTPUT,<br>+   .gpio34 = GPIO_DIR_OUTPUT,<br>+   .gpio35 = GPIO_DIR_OUTPUT,<br>+   .gpio36 = GPIO_DIR_INPUT,<br>+    .gpio37 = GPIO_DIR_INPUT,<br>+    .gpio38 = GPIO_DIR_INPUT,<br>+    .gpio39 = GPIO_DIR_INPUT,<br>+    .gpio44 = GPIO_DIR_OUTPUT,<br>+   .gpio45 = GPIO_DIR_OUTPUT,<br>+   .gpio48 = GPIO_DIR_INPUT,<br>+    .gpio49 = GPIO_DIR_INPUT,<br>+    .gpio57 = GPIO_DIR_OUTPUT,<br>+};<br>+<br>+static const struct pch_gpio_set2 pch_gpio_set2_level = {<br>+       .gpio32 = GPIO_LEVEL_HIGH,<br>+   .gpio33 = GPIO_LEVEL_HIGH,<br>+   .gpio34 = GPIO_LEVEL_HIGH,<br>+   .gpio35 = GPIO_LEVEL_HIGH,<br>+   .gpio44 = GPIO_LEVEL_HIGH,<br>+   .gpio45 = GPIO_LEVEL_HIGH,<br>+   .gpio57 = GPIO_LEVEL_HIGH,<br>+};<br>+<br>+static const struct pch_gpio_set2 pch_gpio_set2_reset = {<br>+       .gpio40 = GPIO_RESET_RSMRST,<br>+ .gpio41 = GPIO_RESET_RSMRST,<br>+ .gpio42 = GPIO_RESET_RSMRST,<br>+ .gpio43 = GPIO_RESET_RSMRST,<br>+ .gpio44 = GPIO_RESET_RSMRST,<br>+ .gpio45 = GPIO_RESET_RSMRST,<br>+ .gpio46 = GPIO_RESET_RSMRST,<br>+ .gpio57 = GPIO_RESET_RSMRST,<br>+ .gpio58 = GPIO_RESET_RSMRST,<br>+ .gpio59 = GPIO_RESET_RSMRST,<br>+ .gpio60 = GPIO_RESET_RSMRST,<br>+ .gpio61 = GPIO_RESET_RSMRST,<br>+ .gpio62 = GPIO_RESET_RSMRST,<br>+ .gpio63 = GPIO_RESET_RSMRST,<br>+};<br>+<br>+static const struct pch_gpio_set3 pch_gpio_set3_mode = {<br>+      .gpio64 = GPIO_MODE_GPIO,<br>+    .gpio65 = GPIO_MODE_NATIVE,<br>+  .gpio66 = GPIO_MODE_GPIO,<br>+    .gpio67 = GPIO_MODE_GPIO,<br>+    .gpio68 = GPIO_MODE_GPIO,<br>+    .gpio69 = GPIO_MODE_GPIO,<br>+    .gpio70 = GPIO_MODE_GPIO,<br>+    .gpio71 = GPIO_MODE_GPIO,<br>+    .gpio72 = GPIO_MODE_GPIO,<br>+    .gpio73 = GPIO_MODE_NATIVE,<br>+  .gpio74 = GPIO_MODE_NATIVE,<br>+  .gpio75 = GPIO_MODE_NATIVE,<br>+};<br>+<br>+static const struct pch_gpio_set3 pch_gpio_set3_direction = {<br>+  .gpio64 = GPIO_DIR_OUTPUT,<br>+   .gpio66 = GPIO_DIR_OUTPUT,<br>+   .gpio67 = GPIO_DIR_INPUT,<br>+    .gpio68 = GPIO_DIR_INPUT,<br>+    .gpio69 = GPIO_DIR_INPUT,<br>+    .gpio70 = GPIO_DIR_INPUT,<br>+    .gpio71 = GPIO_DIR_INPUT,<br>+    .gpio72 = GPIO_DIR_OUTPUT,<br>+};<br>+<br>+static const struct pch_gpio_set3 pch_gpio_set3_level = {<br>+       .gpio64 = GPIO_LEVEL_HIGH,<br>+   .gpio66 = GPIO_LEVEL_HIGH,<br>+   .gpio72 = GPIO_LEVEL_HIGH,<br>+};<br>+<br>+static const struct pch_gpio_set3 pch_gpio_set3_reset = {<br>+       .gpio72 = GPIO_RESET_RSMRST,<br>+ .gpio74 = GPIO_RESET_RSMRST,<br>+ .gpio75 = GPIO_RESET_RSMRST,<br>+};<br>+<br>+const struct pch_gpio_map mainboard_gpio_map = {<br>+      .set1 = {<br>+            .mode           = &pch_gpio_set1_mode,<br>+           .direction      = &pch_gpio_set1_direction,<br>+              .level          = &pch_gpio_set1_level,<br>+          .blink          = &pch_gpio_set1_blink,<br>+          .invert         = &pch_gpio_set1_invert,<br>+         .reset          = &pch_gpio_set1_reset,<br>+  },<br>+   .set2 = {<br>+            .mode           = &pch_gpio_set2_mode,<br>+           .direction      = &pch_gpio_set2_direction,<br>+              .level          = &pch_gpio_set2_level,<br>+          .reset          = &pch_gpio_set2_reset,<br>+  },<br>+   .set3 = {<br>+            .mode           = &pch_gpio_set3_mode,<br>+           .direction      = &pch_gpio_set3_direction,<br>+              .level          = &pch_gpio_set3_level,<br>+          .reset          = &pch_gpio_set3_reset,<br>+  },<br>+};<br>diff --git a/src/mainboard/dell/inspiron_660s/hda_verb.c b/src/mainboard/dell/inspiron_660s/hda_verb.c<br>new file mode 100644<br>index 0000000..0f48730<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/hda_verb.c<br>@@ -0,0 +1,79 @@<br>+/*<br>+ * This file is part of the coreboot project.<br>+ *<br>+ * Copyright (C) 2008-2009 coresystems GmbH<br>+ * Copyright (C) 2014 Vladimir Serbinenko<br>+ *<br>+ * This program is free software; you can redistribute it and/or<br>+ * modify it under the terms of the GNU General Public License as<br>+ * published by the Free Software Foundation; version 2 of<br>+ * the License.<br>+ *<br>+ * This program is distributed in the hope that it will be useful,<br>+ * but WITHOUT ANY WARRANTY; without even the implied warranty of<br>+ * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the<br>+ * GNU General Public License for more details.<br>+ */<br>+<br>+#include <device/azalia_device.h><br>+<br>+const u32 cim_verb_data[] = {<br>+    0x10ec0662, /* Codec Vendor / Device ID: Realtek */<br>+  0x10280574, /* Subsystem ID */<br>+<br>+    0x0000000c, /* Number of 4 dword sets */<br>+     /* NID 0x01: Subsystem ID.  */<br>+       AZALIA_SUBVENDOR(0x2, 0x10280574),<br>+<br>+        /* NID 0x12.  */<br>+     AZALIA_PIN_CFG(0x2, 0x12, 0x411111f0),<br>+<br>+    /* NID 0x14.  */<br>+     AZALIA_PIN_CFG(0x2, 0x14, 0x01014010),<br>+<br>+    /* NID 0x15.  */<br>+     AZALIA_PIN_CFG(0x2, 0x15, 0x411111f0),<br>+<br>+    /* NID 0x16.  */<br>+     AZALIA_PIN_CFG(0x2, 0x16, 0x411111f0),<br>+<br>+    /* NID 0x18.  */<br>+     AZALIA_PIN_CFG(0x2, 0x18, 0x02a19820),<br>+<br>+    /* NID 0x19.  */<br>+     AZALIA_PIN_CFG(0x2, 0x19, 0x01a19c21),<br>+<br>+    /* NID 0x1a.  */<br>+     AZALIA_PIN_CFG(0x2, 0x1a, 0x0181342f),<br>+<br>+    /* NID 0x1b.  */<br>+     AZALIA_PIN_CFG(0x2, 0x1b, 0x0221401f),<br>+<br>+    /* NID 0x1c.  */<br>+     AZALIA_PIN_CFG(0x2, 0x1c, 0x411111f0),<br>+<br>+    /* NID 0x1d.  */<br>+     AZALIA_PIN_CFG(0x2, 0x1d, 0x411111f0),<br>+<br>+    /* NID 0x1e.  */<br>+     AZALIA_PIN_CFG(0x2, 0x1e, 0x411111f0),<br>+       0x80862806, /* Codec Vendor / Device ID: Intel */<br>+    0x10280574, /* Subsystem ID */<br>+<br>+    0x00000004, /* Number of 4 dword sets */<br>+     /* NID 0x01: Subsystem ID.  */<br>+       AZALIA_SUBVENDOR(0x3, 0x10280574),<br>+<br>+        /* NID 0x05.  */<br>+     AZALIA_PIN_CFG(0x3, 0x05, 0x58560010),<br>+<br>+    /* NID 0x06.  */<br>+     AZALIA_PIN_CFG(0x3, 0x06, 0x18560020),<br>+<br>+    /* NID 0x07.  */<br>+     AZALIA_PIN_CFG(0x3, 0x07, 0x58560030),<br>+};<br>+<br>+const u32 pc_beep_verbs[0] = {};<br>+<br>+AZALIA_ARRAY_SIZES;<br>diff --git a/src/mainboard/dell/inspiron_660s/logs/cbmem b/src/mainboard/dell/inspiron_660s/logs/cbmem<br>new file mode 100644<br>index 0000000..5f719b8<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/logs/cbmem<br>@@ -0,0 +1,1367 @@<br>+Looking for coreboot table at 0 4096 bytes.<br>+Mapping 4096B of physical memory at 0x0 (requested 0x0).<br>+Mapping 1320B of physical memory at 0x0 (requested 0x518).<br>+  ... padding virtual address with 0x518 bytes.<br>+Found!<br>+  coreboot table entry 0x11<br>+    Found forwarding entry.<br>+Looking for coreboot table at 7fe9e000 4096 bytes.<br>+Mapping 4096B of physical memory at 0x7fe9e000 (requested 0x7fe9e000).<br>+Mapping 2196B of physical memory at 0x7fe9e000 (requested 0x7fe9e018).<br>+  ... padding virtual address with 0x18 bytes.<br>+Found!<br>+  coreboot table entry 0xc8<br>+  coreboot table entry 0xcc<br>+  coreboot table entry 0x01<br>+    Found memory map.<br>+      LB_MEM_TABLE found.<br>+      LB_MEM_TABLE found.<br>+  coreboot table entry 0x03<br>+  coreboot table entry 0x04<br>+  coreboot table entry 0x05<br>+  coreboot table entry 0x06<br>+  coreboot table entry 0x07<br>+  coreboot table entry 0x26<br>+  coreboot table entry 0x12<br>+  coreboot table entry 0x29<br>+  coreboot table entry 0x16<br>+    Found timestamp table.<br>+      cbmem_addr = 7ffdd000<br>+  coreboot table entry 0x17<br>+    Found cbmem console.<br>+      cbmem_addr = 7ffde000<br>+  coreboot table entry 0x24<br>+  coreboot table entry 0x30<br>+  coreboot table entry 0x32<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+  coreboot table entry 0x31<br>+Mapping 8B of physical memory at 0x7ffde000 (requested 0x7ffde000).<br>+Mapping 131072B of physical memory at 0x7ffde000 (requested 0x7ffde000).<br>+*** Pre-CBMEM romstage console overflowed, log truncated! ***<br>+ked entry 0 from cache block<br>+Trying stored timings.<br>+Starting Ivybridge RAM training (1).<br>+100MHz reference clock support: yes<br>+Trying CAS 10, tCK 320.<br>+Found compatible clock, CAS pair.<br>+Selected DRAM frequency: 800 MHz<br>+Selected CAS latency   : 10T<br>+PLL busy... done in 70 us<br>+MCU frequency is set at : 800 MHz<br>+Done dimm mapping<br>+Update PCI-E configuration space:<br>+PCI(0, 0, 0)[a0] = 0<br>+PCI(0, 0, 0)[a4] = 4<br>+PCI(0, 0, 0)[bc] = 82a00000<br>+PCI(0, 0, 0)[a8] = 7d600000<br>+PCI(0, 0, 0)[ac] = 4<br>+PCI(0, 0, 0)[b8] = 80000000<br>+PCI(0, 0, 0)[b0] = 80a00000<br>+PCI(0, 0, 0)[b4] = 80800000<br>+Done memory map<br>+Done io registers<br>+t123: 1767, 6000, 7620<br>+ME: FW Partition Table      : OK<br>+ME: Bringup Loader Failure  : NO<br>+ME: Firmware Init Complete  : NO<br>+ME: Manufacturing Mode      : YES<br>+ME: Boot Options Present    : NO<br>+ME: Update In Progress      : NO<br>+ME: Current Working State   : Initializing<br>+ME: Current Operation State : Bring up<br>+ME: Current Operation Mode  : Security Override via Jumper<br>+ME: Error Code              : No Error<br>+ME: Progress Phase          : BUP Phase<br>+ME: Power Management Event  : Clean Moff->Mx wake<br>+ME: Progress Phase State    : Check to see if straps say ME DISABLED<br>+ME: Wrong mode : 4<br>+ME: FWS2: 0x100a0140<br>+ME:  Bist in progress: 0x0<br>+ME:  ICC Status      : 0x0<br>+ME:  Invoke MEBx     : 0x0<br>+ME:  CPU replaced    : 0x0<br>+ME:  MBP ready       : 0x0<br>+ME:  MFS failure     : 0x1<br>+ME:  Warm reset req  : 0x0<br>+ME:  CPU repl valid  : 0x1<br>+ME:  (Reserved)      : 0x0<br>+ME:  FW update req   : 0x0<br>+ME:  (Reserved)      : 0x0<br>+ME:  Current state   : 0xa<br>+ME:  Current PM event: 0x0<br>+ME:  Progress code   : 0x1<br>+PASSED! Tell ME that DRAM is ready<br>+ME: FWS2: 0x100a0140<br>+ME:  Bist in progress: 0x0<br>+ME:  ICC Status      : 0x0<br>+ME:  Invoke MEBx     : 0x0<br>+ME:  CPU replaced    : 0x0<br>+ME:  MBP ready       : 0x0<br>+ME:  MFS failure     : 0x1<br>+ME:  Warm reset req  : 0x0<br>+ME:  CPU repl valid  : 0x1<br>+ME:  (Reserved)      : 0x0<br>+ME:  FW update req   : 0x0<br>+ME:  (Reserved)      : 0x0<br>+ME:  Current state   : 0xa<br>+ME:  Current PM event: 0x0<br>+ME:  Progress code   : 0x1<br>+ME: Requested BIOS Action: Continue to boot<br>+ME: FW Partition Table      : OK<br>+ME: Bringup Loader Failure  : NO<br>+ME: Firmware Init Complete  : NO<br>+ME: Manufacturing Mode      : YES<br>+ME: Boot Options Present    : NO<br>+ME: Update In Progress      : NO<br>+ME: Current Working State   : Initializing<br>+ME: Current Operation State : Bring up<br>+ME: Current Operation Mode  : Security Override via Jumper<br>+ME: Error Code              : No Error<br>+ME: Progress Phase          : BUP Phase<br>+ME: Power Management Event  : Clean Moff->Mx wake<br>+ME: Progress Phase State    : Check to see if straps say ME DISABLED<br>+memcfg DDR3 ref clock 133 MHz<br>+memcfg DDR3 clock 1596 MHz<br>+memcfg channel assignment: A: 0, B  1, C  2<br>+memcfg channel[0] config (00620020):<br>+   ECC inactive<br>+   enhanced interleave mode on<br>+   rank interleave on<br>+   DIMMA 8192 MB width x8 dual rank, selected<br>+   DIMMB 0 MB width x8 single rank<br>+memcfg channel[1] config (00620020):<br>+   ECC inactive<br>+   enhanced interleave mode on<br>+   rank interleave on<br>+   DIMMA 8192 MB width x8 dual rank, selected<br>+   DIMMB 0 MB width x8 single rank<br>+CBMEM entry for DIMM info: 0x7fffe960<br>+MTRR Range: Start=ff800000 End=0 (Size 800000)<br>+MTRR Range: Start=0 End=1000000 (Size 1000000)<br>+MTRR Range: Start=7f800000 End=80000000 (Size 800000)<br>+MTRR Range: Start=80000000 End=80800000 (Size 800000)<br>+Jumping to image.<br>+<br>+<br>+coreboot-4.6-2209-g3fbef82ca0-dirty Sat Dec  2 16:19:00 UTC 2017 ramstage starting...<br>+S3 Resume.<br>+BS: BS_PRE_DEVICE times (us): entry 8 run 0 exit 0<br>+BS: BS_DEV_INIT_CHIPS times (us): entry 0 run 0 exit 0<br>+Enumerating buses...<br>+Show all devs... Before device enumeration.<br>+Root Device: enabled 1<br>+CPU_CLUSTER: 0: enabled 1<br>+APIC: 00: enabled 1<br>+APIC: acac: enabled 0<br>+DOMAIN: 0000: enabled 1<br>+PCI: 00:00.0: enabled 1<br>+PCI: 00:01.0: enabled 1<br>+PCI: 00:02.0: enabled 1<br>+PCI: 00:14.0: enabled 1<br>+PCI: 00:16.0: enabled 0<br>+PCI: 00:16.1: enabled 0<br>+PCI: 00:16.2: enabled 0<br>+PCI: 00:16.3: enabled 0<br>+PCI: 00:19.0: enabled 0<br>+PCI: 00:1a.0: enabled 1<br>+PCI: 00:1b.0: enabled 1<br>+PCI: 00:1c.0: enabled 1<br>+PCI: 00:1c.1: enabled 1<br>+PCI: 00:1c.2: enabled 1<br>+PCI: 00:1c.3: enabled 0<br>+PCI: 00:1c.4: enabled 0<br>+PCI: 00:1c.5: enabled 1<br>+PCI: 00:1c.6: enabled 0<br>+PCI: 00:1c.7: enabled 0<br>+PCI: 00:1d.0: enabled 1<br>+PCI: 00:1e.0: enabled 1<br>+PCI: 00:1f.0: enabled 1<br>+PCI: 00:1f.2: enabled 1<br>+PCI: 00:1f.3: enabled 1<br>+PCI: 00:1f.5: enabled 0<br>+PCI: 00:1f.6: enabled 0<br>+Compare with tree...<br>+Root Device: enabled 1<br>+ CPU_CLUSTER: 0: enabled 1<br>+  APIC: 00: enabled 1<br>+  APIC: acac: enabled 0<br>+ DOMAIN: 0000: enabled 1<br>+  PCI: 00:00.0: enabled 1<br>+  PCI: 00:01.0: enabled 1<br>+  PCI: 00:02.0: enabled 1<br>+  PCI: 00:14.0: enabled 1<br>+  PCI: 00:16.0: enabled 0<br>+  PCI: 00:16.1: enabled 0<br>+  PCI: 00:16.2: enabled 0<br>+  PCI: 00:16.3: enabled 0<br>+  PCI: 00:19.0: enabled 0<br>+  PCI: 00:1a.0: enabled 1<br>+  PCI: 00:1b.0: enabled 1<br>+  PCI: 00:1c.0: enabled 1<br>+  PCI: 00:1c.1: enabled 1<br>+  PCI: 00:1c.2: enabled 1<br>+  PCI: 00:1c.3: enabled 0<br>+  PCI: 00:1c.4: enabled 0<br>+  PCI: 00:1c.5: enabled 1<br>+  PCI: 00:1c.6: enabled 0<br>+  PCI: 00:1c.7: enabled 0<br>+  PCI: 00:1d.0: enabled 1<br>+  PCI: 00:1e.0: enabled 1<br>+  PCI: 00:1f.0: enabled 1<br>+  PCI: 00:1f.2: enabled 1<br>+  PCI: 00:1f.3: enabled 1<br>+  PCI: 00:1f.5: enabled 0<br>+  PCI: 00:1f.6: enabled 0<br>+Root Device scanning...<br>+root_dev_scan_bus for Root Device<br>+CPU_CLUSTER: 0 enabled<br>+DOMAIN: 0000 enabled<br>+DOMAIN: 0000 scanning...<br>+PCI: pci_scan_bus for bus 00<br>+PCI: 00:00.0 [8086/0150] ops<br>+PCI: 00:00.0 [8086/0150] enabled<br>+Capability: type 0x0d @ 0x88<br>+Capability: type 0x01 @ 0x80<br>+Capability: type 0x05 @ 0x90<br>+Capability: type 0x10 @ 0xa0<br>+Capability: type 0x0d @ 0x88<br>+Capability: type 0x01 @ 0x80<br>+Capability: type 0x05 @ 0x90<br>+Capability: type 0x10 @ 0xa0<br>+PCI: 00:01.0 subordinate bus PCI Express<br>+PCI: 00:01.0 [8086/0151] enabled<br>+PCI: 00:02.0 [8086/0000] ops<br>+PCI: 00:02.0 [8086/0152] enabled<br>+PCI: 00:14.0 [8086/0000] ops<br>+PCI: 00:14.0 [8086/1e31] enabled<br>+PCI: 00:16.0: Disabling device<br>+PCI: 00:16.0 [8086/1e3a] ops<br>+PCI: 00:16.0 [8086/1e3a] disabled<br>+PCI: 00:16.1: Disabling device<br>+PCI: 00:16.2: Disabling device<br>+PCI: 00:16.3: Disabling device<br>+PCI: 00:19.0: Disabling device<br>+PCI: 00:1a.0 [8086/0000] ops<br>+PCI: 00:1a.0 [8086/1e2d] enabled<br>+PCI: 00:1b.0 [8086/0000] ops<br>+PCI: 00:1b.0 [8086/1e20] enabled<br>+PCH: PCIe Root Port coalescing is enabled<br>+PCI: 00:1c.0 [8086/0000] bus ops<br>+PCI: 00:1c.0 [8086/1e10] enabled<br>+PCI: 00:1c.1 [8086/0000] bus ops<br>+PCI: 00:1c.1 [8086/1e12] enabled<br>+PCI: 00:1c.2 [8086/0000] bus ops<br>+PCI: 00:1c.2 [8086/1e14] enabled<br>+PCI: 00:1c.3: Disabling device<br>+PCI: 00:1c.4: Disabling device<br>+PCI: 00:1c.4: check set enabled<br>+PCH: Remap PCIe function 5 to 3<br>+PCI: 00:1c.5 [8086/0000] bus ops<br>+PCI: 00:1c.5 [8086/1e1a] enabled<br>+PCI: 00:1c.6: Disabling device<br>+PCI: 00:1c.7: Disabling device<br>+PCH: RPFN 0x76543210 -> 0xfe3cd210<br>+PCH: PCIe map 1c.3 -> 1c.5<br>+PCH: PCIe map 1c.5 -> 1c.3<br>+PCI: 00:1d.0 [8086/0000] ops<br>+PCI: 00:1d.0 [8086/1e26] enabled<br>+Capability: type 0x0d @ 0x50<br>+Capability: type 0x0d @ 0x50<br>+PCI: 00:1e.0 [8086/244e] enabled<br>+PCI: 00:1f.0 [8086/0000] bus ops<br>+PCI: 00:1f.0 [8086/1e49] enabled<br>+PCI: 00:1f.2 [8086/0000] ops<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cmos_layout.bin'<br>+CBFS: Found @ offset 18a80 size 4cc<br>+PCI: 00:1f.2 [8086/1e00] enabled<br>+PCI: 00:1f.3 [8086/0000] bus ops<br>+PCI: 00:1f.3 [8086/1e22] enabled<br>+PCI: 00:1f.5: Disabling device<br>+PCI: 00:1f.6: Disabling device<br>+PCI: 00:01.0 scanning...<br>+do_pci_scan_bridge for PCI: 00:01.0<br>+PCI: pci_scan_bus for bus 01<br>+scan_bus: scanning of bus PCI: 00:01.0 took 11 usecs<br>+PCI: 00:1c.0 scanning...<br>+do_pci_scan_bridge for PCI: 00:1c.0<br>+PCI: pci_scan_bus for bus 02<br>+scan_bus: scanning of bus PCI: 00:1c.0 took 41 usecs<br>+PCI: 00:1c.1 scanning...<br>+do_pci_scan_bridge for PCI: 00:1c.1<br>+PCI: pci_scan_bus for bus 03<br>+PCI: 03:00.0 [10ec/8168] enabled<br>+Capability: type 0x01 @ 0x40<br>+Capability: type 0x05 @ 0x50<br>+Capability: type 0x10 @ 0x70<br>+Capability: type 0x10 @ 0x40<br>+Enabling Common Clock Configuration<br>+ASPM: Enabled L0s and L1<br>+Capability: type 0x01 @ 0x40<br>+Capability: type 0x05 @ 0x50<br>+Capability: type 0x10 @ 0x70<br>+Failed to enable LTR for dev = PCI: 03:00.0<br>+scan_bus: scanning of bus PCI: 00:1c.1 took 234 usecs<br>+PCI: 00:1c.2 scanning...<br>+do_pci_scan_bridge for PCI: 00:1c.2<br>+PCI: pci_scan_bus for bus 04<br>+PCI: 04:00.0 [8086/0000] ops<br>+PCI: 04:00.0 [8086/08b1] enabled<br>+Capability: type 0x01 @ 0xc8<br>+Capability: type 0x05 @ 0xd0<br>+Capability: type 0x10 @ 0x40<br>+Capability: type 0x10 @ 0x40<br>+Enabling Common Clock Configuration<br>+ASPM: Enabled L1<br>+Capability: type 0x01 @ 0xc8<br>+Capability: type 0x05 @ 0xd0<br>+Capability: type 0x10 @ 0x40<br>+scan_bus: scanning of bus PCI: 00:1c.2 took 280 usecs<br>+PCI: 00:1c.3 scanning...<br>+do_pci_scan_bridge for PCI: 00:1c.3<br>+PCI: pci_scan_bus for bus 05<br>+PCI: 05:00.0 [10ec/8168] enabled<br>+Capability: type 0x01 @ 0x40<br>+Capability: type 0x05 @ 0x50<br>+Capability: type 0x10 @ 0x70<br>+Capability: type 0x10 @ 0x40<br>+Enabling Common Clock Configuration<br>+ASPM: Enabled L1<br>+Capability: type 0x01 @ 0x40<br>+Capability: type 0x05 @ 0x50<br>+Capability: type 0x10 @ 0x70<br>+Failed to enable LTR for dev = PCI: 05:00.0<br>+scan_bus: scanning of bus PCI: 00:1c.3 took 211 usecs<br>+PCI: 00:1e.0 scanning...<br>+do_pci_scan_bridge for PCI: 00:1e.0<br>+PCI: pci_scan_bus for bus 06<br>+scan_bus: scanning of bus PCI: 00:1e.0 took 41 usecs<br>+PCI: 00:1f.0 scanning...<br>+scan_lpc_bus for PCI: 00:1f.0<br>+scan_lpc_bus for PCI: 00:1f.0 done<br>+scan_bus: scanning of bus PCI: 00:1f.0 took 5 usecs<br>+PCI: 00:1f.3 scanning...<br>+scan_generic_bus for PCI: 00:1f.3<br>+scan_generic_bus for PCI: 00:1f.3 done<br>+scan_bus: scanning of bus PCI: 00:1f.3 took 5 usecs<br>+scan_bus: scanning of bus DOMAIN: 0000 took 1289 usecs<br>+root_dev_scan_bus for Root Device done<br>+scan_bus: scanning of bus Root Device took 1298 usecs<br>+done<br>+BS: BS_DEV_ENUMERATE times (us): entry 0 run 1399 exit 0<br>+found VGA at PCI: 00:02.0<br>+Setting up VGA for PCI: 00:02.0<br>+Setting PCI_BRIDGE_CTL_VGA for bridge DOMAIN: 0000<br>+Setting PCI_BRIDGE_CTL_VGA for bridge Root Device<br>+Allocating resources...<br>+Reading resources...<br>+Root Device read_resources bus 0 link: 0<br>+CPU_CLUSTER: 0 read_resources bus 0 link: 0<br>+CPU_CLUSTER: 0 read_resources bus 0 link: 0 done<br>+DOMAIN: 0000 read_resources bus 0 link: 0<br>+Adding PCIe enhanced config space BAR 0xf8000000-0xfc000000.<br>+PCI: 00:01.0 read_resources bus 1 link: 0<br>+PCI: 00:01.0 read_resources bus 1 link: 0 done<br>+PCI: 00:1c.0 read_resources bus 2 link: 0<br>+PCI: 00:1c.0 read_resources bus 2 link: 0 done<br>+PCI: 00:1c.1 read_resources bus 3 link: 0<br>+PCI: 00:1c.1 read_resources bus 3 link: 0 done<br>+PCI: 00:1c.2 read_resources bus 4 link: 0<br>+PCI: 00:1c.2 read_resources bus 4 link: 0 done<br>+PCI: 00:1c.3 read_resources bus 5 link: 0<br>+PCI: 00:1c.3 read_resources bus 5 link: 0 done<br>+PCI: 00:1e.0 read_resources bus 6 link: 0<br>+PCI: 00:1e.0 read_resources bus 6 link: 0 done<br>+DOMAIN: 0000 read_resources bus 0 link: 0 done<br>+Root Device read_resources bus 0 link: 0 done<br>+Done reading resources.<br>+Show resources in subtree (Root Device)...After reading.<br>+ Root Device child on link 0 CPU_CLUSTER: 0<br>+  CPU_CLUSTER: 0 child on link 0 APIC: 00<br>+   APIC: 00<br>+   APIC: acac<br>+  DOMAIN: 0000 child on link 0 PCI: 00:00.0<br>+  DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 index 10000000<br>+  DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040200 index 10000100<br>+   PCI: 00:00.0<br>+   PCI: 00:00.0 resource base f8000000 size 4000000 align 0 gran 0 limit 0 flags f0000200 index 60<br>+   PCI: 00:01.0<br>+   PCI: 00:01.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c<br>+   PCI: 00:01.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24<br>+   PCI: 00:01.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20<br>+   PCI: 00:02.0<br>+   PCI: 00:02.0 resource base 0 size 400000 align 22 gran 22 limit ffffffffffffffff flags 201 index 10<br>+   PCI: 00:02.0 resource base 0 size 10000000 align 28 gran 28 limit ffffffffffffffff flags 1201 index 18<br>+   PCI: 00:02.0 resource base 0 size 40 align 6 gran 6 limit ffff flags 100 index 20<br>+   PCI: 00:14.0<br>+   PCI: 00:14.0 resource base 0 size 10000 align 16 gran 16 limit ffffffffffffffff flags 201 index 10<br>+   PCI: 00:16.0<br>+   PCI: 00:16.1<br>+   PCI: 00:16.2<br>+   PCI: 00:16.3<br>+   PCI: 00:19.0<br>+   PCI: 00:1a.0<br>+   PCI: 00:1a.0 resource base 0 size 400 align 12 gran 10 limit ffffffff flags 200 index 10<br>+   PCI: 00:1b.0<br>+   PCI: 00:1b.0 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 201 index 10<br>+   PCI: 00:1c.0<br>+   PCI: 00:1c.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c<br>+   PCI: 00:1c.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24<br>+   PCI: 00:1c.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20<br>+   PCI: 00:1c.1 child on link 0 PCI: 03:00.0<br>+   PCI: 00:1c.1 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c<br>+   PCI: 00:1c.1 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24<br>+   PCI: 00:1c.1 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20<br>+    PCI: 03:00.0<br>+    PCI: 03:00.0 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 index 10<br>+    PCI: 03:00.0 resource base 0 size 1000 align 12 gran 12 limit ffffffffffffffff flags 201 index 18<br>+    PCI: 03:00.0 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 1201 index 20<br>+   PCI: 00:1c.2 child on link 0 PCI: 04:00.0<br>+   PCI: 00:1c.2 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c<br>+   PCI: 00:1c.2 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24<br>+   PCI: 00:1c.2 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20<br>+    PCI: 04:00.0<br>+    PCI: 04:00.0 resource base 0 size 2000 align 13 gran 13 limit ffffffffffffffff flags 201 index 10<br>+   PCI: 00:1c.5<br>+   PCI: 00:1c.4<br>+   PCI: 00:1c.3 child on link 0 PCI: 05:00.0<br>+   PCI: 00:1c.3 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c<br>+   PCI: 00:1c.3 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24<br>+   PCI: 00:1c.3 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20<br>+    PCI: 05:00.0<br>+    PCI: 05:00.0 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 index 10<br>+    PCI: 05:00.0 resource base 0 size 1000 align 12 gran 12 limit ffffffffffffffff flags 1201 index 18<br>+    PCI: 05:00.0 resource base 0 size 4000 align 14 gran 14 limit ffffffffffffffff flags 1201 index 20<br>+   PCI: 00:1c.6<br>+   PCI: 00:1c.7<br>+   PCI: 00:1d.0<br>+   PCI: 00:1d.0 resource base 0 size 400 align 12 gran 10 limit ffffffff flags 200 index 10<br>+   PCI: 00:1e.0<br>+   PCI: 00:1e.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102 index 1c<br>+   PCI: 00:1e.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff flags 81202 index 24<br>+   PCI: 00:1e.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80202 index 20<br>+   PCI: 00:1f.0<br>+   PCI: 00:1f.0 resource base 0 size 1000 align 0 gran 0 limit 0 flags c0040100 index 10000000<br>+   PCI: 00:1f.0 resource base ff000000 size 1000000 align 0 gran 0 limit 0 flags c0040200 index 10000100<br>+   PCI: 00:1f.0 resource base fec00000 size 1000 align 0 gran 0 limit 0 flags c0000200 index 3<br>+   PCI: 00:1f.2<br>+   PCI: 00:1f.2 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 10<br>+   PCI: 00:1f.2 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 14<br>+   PCI: 00:1f.2 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 index 18<br>+   PCI: 00:1f.2 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 index 1c<br>+   PCI: 00:1f.2 resource base 0 size 20 align 5 gran 5 limit ffff flags 100 index 20<br>+   PCI: 00:1f.2 resource base 0 size 800 align 12 gran 11 limit ffffffff flags 200 index 24<br>+   PCI: 00:1f.3<br>+   PCI: 00:1f.3 resource base 400 size 20 align 0 gran 0 limit 41f flags f0000100 index 20<br>+   PCI: 00:1f.3 resource base 0 size 100 align 12 gran 8 limit ffffffffffffffff flags 201 index 10<br>+   PCI: 00:1f.5<br>+   PCI: 00:1f.6<br>+DOMAIN: 0000 io: base: 0 size: 0 align: 0 gran: 0 limit: ffff<br>+PCI: 00:01.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff<br>+PCI: 00:01.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done<br>+PCI: 00:1c.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff<br>+PCI: 00:1c.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done<br>+PCI: 00:1c.1 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff<br>+PCI: 03:00.0 10 *  [0x0 - 0xff] io<br>+PCI: 00:1c.1 io: base: 100 size: 1000 align: 12 gran: 12 limit: ffff done<br>+PCI: 00:1c.2 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff<br>+PCI: 00:1c.2 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done<br>+PCI: 00:1c.3 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff<br>+PCI: 05:00.0 10 *  [0x0 - 0xff] io<br>+PCI: 00:1c.3 io: base: 100 size: 1000 align: 12 gran: 12 limit: ffff done<br>+PCI: 00:1e.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff<br>+PCI: 00:1e.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done<br>+PCI: 00:1c.1 1c *  [0x0 - 0xfff] io<br>+PCI: 00:1c.3 1c *  [0x1000 - 0x1fff] io<br>+PCI: 00:02.0 20 *  [0x2000 - 0x203f] io<br>+PCI: 00:1f.2 20 *  [0x2040 - 0x205f] io<br>+PCI: 00:1f.2 10 *  [0x2060 - 0x2067] io<br>+PCI: 00:1f.2 18 *  [0x2068 - 0x206f] io<br>+PCI: 00:1f.2 14 *  [0x2070 - 0x2073] io<br>+PCI: 00:1f.2 1c *  [0x2074 - 0x2077] io<br>+DOMAIN: 0000 io: base: 2078 size: 2078 align: 12 gran: 0 limit: ffff done<br>+DOMAIN: 0000 mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff<br>+PCI: 00:01.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff<br>+PCI: 00:01.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff done<br>+PCI: 00:01.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff<br>+PCI: 00:01.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done<br>+PCI: 00:1c.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff<br>+PCI: 00:1c.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff done<br>+PCI: 00:1c.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff<br>+PCI: 00:1c.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done<br>+PCI: 00:1c.1 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff<br>+PCI: 03:00.0 20 *  [0x0 - 0x3fff] prefmem<br>+PCI: 00:1c.1 prefmem: base: 4000 size: 100000 align: 20 gran: 20 limit: ffffffffffffffff done<br>+PCI: 00:1c.1 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff<br>+PCI: 03:00.0 18 *  [0x0 - 0xfff] mem<br>+PCI: 00:1c.1 mem: base: 1000 size: 100000 align: 20 gran: 20 limit: ffffffff done<br>+PCI: 00:1c.2 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff<br>+PCI: 00:1c.2 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff done<br>+PCI: 00:1c.2 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff<br>+PCI: 04:00.0 10 *  [0x0 - 0x1fff] mem<br>+PCI: 00:1c.2 mem: base: 2000 size: 100000 align: 20 gran: 20 limit: ffffffff done<br>+PCI: 00:1c.3 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff<br>+PCI: 05:00.0 20 *  [0x0 - 0x3fff] prefmem<br>+PCI: 05:00.0 18 *  [0x4000 - 0x4fff] prefmem<br>+PCI: 00:1c.3 prefmem: base: 5000 size: 100000 align: 20 gran: 20 limit: ffffffffffffffff done<br>+PCI: 00:1c.3 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff<br>+PCI: 00:1c.3 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done<br>+PCI: 00:1e.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff<br>+PCI: 00:1e.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffffffffff done<br>+PCI: 00:1e.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff<br>+PCI: 00:1e.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done<br>+PCI: 00:02.0 18 *  [0x0 - 0xfffffff] prefmem<br>+PCI: 00:02.0 10 *  [0x10000000 - 0x103fffff] mem<br>+PCI: 00:1c.1 24 *  [0x10400000 - 0x104fffff] prefmem<br>+PCI: 00:1c.1 20 *  [0x10500000 - 0x105fffff] mem<br>+PCI: 00:1c.2 20 *  [0x10600000 - 0x106fffff] mem<br>+PCI: 00:1c.3 24 *  [0x10700000 - 0x107fffff] prefmem<br>+PCI: 00:14.0 10 *  [0x10800000 - 0x1080ffff] mem<br>+PCI: 00:1b.0 10 *  [0x10810000 - 0x10813fff] mem<br>+PCI: 00:1f.2 24 *  [0x10814000 - 0x108147ff] mem<br>+PCI: 00:1a.0 10 *  [0x10815000 - 0x108153ff] mem<br>+PCI: 00:1d.0 10 *  [0x10816000 - 0x108163ff] mem<br>+PCI: 00:1f.3 10 *  [0x10817000 - 0x108170ff] mem<br>+DOMAIN: 0000 mem: base: 10817100 size: 10817100 align: 28 gran: 0 limit: ffffffff done<br>+avoid_fixed_resources: DOMAIN: 0000<br>+avoid_fixed_resources:@DOMAIN: 0000 10000000 limit 0000ffff<br>+avoid_fixed_resources:@DOMAIN: 0000 10000100 limit ffffffff<br>+constrain_resources: PCI: 00:00.0 60 base f8000000 limit fbffffff mem (fixed)<br>+constrain_resources: PCI: 00:1f.0 10000000 base 00000000 limit 00000fff io (fixed)<br>+avoid_fixed_resources:@DOMAIN: 0000 10000000 base 00001000 limit 0000ffff<br>+avoid_fixed_resources:@DOMAIN: 0000 10000100 base e0000000 limit f7ffffff<br>+Setting resources...<br>+DOMAIN: 0000 io: base:1000 size:2078 align:12 gran:0 limit:ffff<br>+PCI: 00:1c.1 1c *  [0x1000 - 0x1fff] io<br>+PCI: 00:1c.3 1c *  [0x2000 - 0x2fff] io<br>+PCI: 00:02.0 20 *  [0x3000 - 0x303f] io<br>+PCI: 00:1f.2 20 *  [0x3040 - 0x305f] io<br>+PCI: 00:1f.2 10 *  [0x3060 - 0x3067] io<br>+PCI: 00:1f.2 18 *  [0x3068 - 0x306f] io<br>+PCI: 00:1f.2 14 *  [0x3070 - 0x3073] io<br>+PCI: 00:1f.2 1c *  [0x3074 - 0x3077] io<br>+DOMAIN: 0000 io: next_base: 3078 size: 2078 align: 12 gran: 0 done<br>+PCI: 00:01.0 io: base:ffff size:0 align:12 gran:12 limit:ffff<br>+PCI: 00:01.0 io: next_base: ffff size: 0 align: 12 gran: 12 done<br>+PCI: 00:1c.0 io: base:ffff size:0 align:12 gran:12 limit:ffff<br>+PCI: 00:1c.0 io: next_base: ffff size: 0 align: 12 gran: 12 done<br>+PCI: 00:1c.1 io: base:1000 size:1000 align:12 gran:12 limit:1fff<br>+PCI: 03:00.0 10 *  [0x1000 - 0x10ff] io<br>+PCI: 00:1c.1 io: next_base: 1100 size: 1000 align: 12 gran: 12 done<br>+PCI: 00:1c.2 io: base:ffff size:0 align:12 gran:12 limit:ffff<br>+PCI: 00:1c.2 io: next_base: ffff size: 0 align: 12 gran: 12 done<br>+PCI: 00:1c.3 io: base:2000 size:1000 align:12 gran:12 limit:2fff<br>+PCI: 05:00.0 10 *  [0x2000 - 0x20ff] io<br>+PCI: 00:1c.3 io: next_base: 2100 size: 1000 align: 12 gran: 12 done<br>+PCI: 00:1e.0 io: base:ffff size:0 align:12 gran:12 limit:ffff<br>+PCI: 00:1e.0 io: next_base: ffff size: 0 align: 12 gran: 12 done<br>+DOMAIN: 0000 mem: base:e0000000 size:10817100 align:28 gran:0 limit:f7ffffff<br>+PCI: 00:02.0 18 *  [0xe0000000 - 0xefffffff] prefmem<br>+PCI: 00:02.0 10 *  [0xf0000000 - 0xf03fffff] mem<br>+PCI: 00:1c.1 24 *  [0xf0400000 - 0xf04fffff] prefmem<br>+PCI: 00:1c.1 20 *  [0xf0500000 - 0xf05fffff] mem<br>+PCI: 00:1c.2 20 *  [0xf0600000 - 0xf06fffff] mem<br>+PCI: 00:1c.3 24 *  [0xf0700000 - 0xf07fffff] prefmem<br>+PCI: 00:14.0 10 *  [0xf0800000 - 0xf080ffff] mem<br>+PCI: 00:1b.0 10 *  [0xf0810000 - 0xf0813fff] mem<br>+PCI: 00:1f.2 24 *  [0xf0814000 - 0xf08147ff] mem<br>+PCI: 00:1a.0 10 *  [0xf0815000 - 0xf08153ff] mem<br>+PCI: 00:1d.0 10 *  [0xf0816000 - 0xf08163ff] mem<br>+PCI: 00:1f.3 10 *  [0xf0817000 - 0xf08170ff] mem<br>+DOMAIN: 0000 mem: next_base: f0817100 size: 10817100 align: 28 gran: 0 done<br>+PCI: 00:01.0 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:01.0 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+PCI: 00:01.0 mem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:01.0 mem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+PCI: 00:1c.0 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:1c.0 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+PCI: 00:1c.0 mem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:1c.0 mem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+PCI: 00:1c.1 prefmem: base:f0400000 size:100000 align:20 gran:20 limit:f04fffff<br>+PCI: 03:00.0 20 *  [0xf0400000 - 0xf0403fff] prefmem<br>+PCI: 00:1c.1 prefmem: next_base: f0404000 size: 100000 align: 20 gran: 20 done<br>+PCI: 00:1c.1 mem: base:f0500000 size:100000 align:20 gran:20 limit:f05fffff<br>+PCI: 03:00.0 18 *  [0xf0500000 - 0xf0500fff] mem<br>+PCI: 00:1c.1 mem: next_base: f0501000 size: 100000 align: 20 gran: 20 done<br>+PCI: 00:1c.2 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:1c.2 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+PCI: 00:1c.2 mem: base:f0600000 size:100000 align:20 gran:20 limit:f06fffff<br>+PCI: 04:00.0 10 *  [0xf0600000 - 0xf0601fff] mem<br>+PCI: 00:1c.2 mem: next_base: f0602000 size: 100000 align: 20 gran: 20 done<br>+PCI: 00:1c.3 prefmem: base:f0700000 size:100000 align:20 gran:20 limit:f07fffff<br>+PCI: 05:00.0 20 *  [0xf0700000 - 0xf0703fff] prefmem<br>+PCI: 05:00.0 18 *  [0xf0704000 - 0xf0704fff] prefmem<br>+PCI: 00:1c.3 prefmem: next_base: f0705000 size: 100000 align: 20 gran: 20 done<br>+PCI: 00:1c.3 mem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:1c.3 mem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+PCI: 00:1e.0 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:1e.0 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+PCI: 00:1e.0 mem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff<br>+PCI: 00:1e.0 mem: next_base: f7ffffff size: 0 align: 20 gran: 20 done<br>+Root Device assign_resources, bus 0 link: 0<br>+TOUUD 0x47d600000 TOLUD 0x82a00000 TOM 0x400000000<br>+MEBASE 0x7ffff00000<br>+IGD decoded, subtracting 32M UMA and 2M GTT<br>+TSEG base 0x80000000 size 8M<br>+Available memory below 4GB: 2048M<br>+Available memory above 4GB: 14294M<br>+DOMAIN: 0000 assign_resources, bus 0 link: 0<br>+PCI: 00:01.0 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 01 io<br>+PCI: 00:01.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 01 prefmem<br>+PCI: 00:01.0 20 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 01 mem<br>+PCI: 00:02.0 10 <- [0x00f0000000 - 0x00f03fffff] size 0x00400000 gran 0x16 mem64<br>+PCI: 00:02.0 18 <- [0x00e0000000 - 0x00efffffff] size 0x10000000 gran 0x1c prefmem64<br>+PCI: 00:02.0 20 <- [0x0000003000 - 0x000000303f] size 0x00000040 gran 0x06 io<br>+PCI: 00:14.0 10 <- [0x00f0800000 - 0x00f080ffff] size 0x00010000 gran 0x10 mem64<br>+PCI: 00:1a.0 10 <- [0x00f0815000 - 0x00f08153ff] size 0x00000400 gran 0x0a mem<br>+PCI: 00:1b.0 10 <- [0x00f0810000 - 0x00f0813fff] size 0x00004000 gran 0x0e mem64<br>+PCI: 00:1c.0 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 02 io<br>+PCI: 00:1c.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 02 prefmem<br>+PCI: 00:1c.0 20 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 02 mem<br>+PCI: 00:1c.1 1c <- [0x0000001000 - 0x0000001fff] size 0x00001000 gran 0x0c bus 03 io<br>+PCI: 00:1c.1 24 <- [0x00f0400000 - 0x00f04fffff] size 0x00100000 gran 0x14 bus 03 prefmem<br>+PCI: 00:1c.1 20 <- [0x00f0500000 - 0x00f05fffff] size 0x00100000 gran 0x14 bus 03 mem<br>+PCI: 00:1c.1 assign_resources, bus 3 link: 0<br>+PCI: 03:00.0 10 <- [0x0000001000 - 0x00000010ff] size 0x00000100 gran 0x08 io<br>+PCI: 03:00.0 18 <- [0x00f0500000 - 0x00f0500fff] size 0x00001000 gran 0x0c mem64<br>+PCI: 03:00.0 20 <- [0x00f0400000 - 0x00f0403fff] size 0x00004000 gran 0x0e prefmem64<br>+PCI: 00:1c.1 assign_resources, bus 3 link: 0<br>+PCI: 00:1c.2 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 04 io<br>+PCI: 00:1c.2 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 04 prefmem<br>+PCI: 00:1c.2 20 <- [0x00f0600000 - 0x00f06fffff] size 0x00100000 gran 0x14 bus 04 mem<br>+PCI: 00:1c.2 assign_resources, bus 4 link: 0<br>+PCI: 04:00.0 10 <- [0x00f0600000 - 0x00f0601fff] size 0x00002000 gran 0x0d mem64<br>+PCI: 00:1c.2 assign_resources, bus 4 link: 0<br>+PCI: 00:1c.3 1c <- [0x0000002000 - 0x0000002fff] size 0x00001000 gran 0x0c bus 05 io<br>+PCI: 00:1c.3 24 <- [0x00f0700000 - 0x00f07fffff] size 0x00100000 gran 0x14 bus 05 prefmem<br>+PCI: 00:1c.3 20 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 05 mem<br>+PCI: 00:1c.3 assign_resources, bus 5 link: 0<br>+PCI: 05:00.0 10 <- [0x0000002000 - 0x00000020ff] size 0x00000100 gran 0x08 io<br>+PCI: 05:00.0 18 <- [0x00f0704000 - 0x00f0704fff] size 0x00001000 gran 0x0c prefmem64<br>+PCI: 05:00.0 20 <- [0x00f0700000 - 0x00f0703fff] size 0x00004000 gran 0x0e prefmem64<br>+PCI: 00:1c.3 assign_resources, bus 5 link: 0<br>+PCI: 00:1d.0 10 <- [0x00f0816000 - 0x00f08163ff] size 0x00000400 gran 0x0a mem<br>+PCI: 00:1e.0 1c <- [0x000000ffff - 0x000000fffe] size 0x00000000 gran 0x0c bus 06 io<br>+PCI: 00:1e.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 06 prefmem<br>+PCI: 00:1e.0 20 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus 06 mem<br>+PCI: 00:1f.2 10 <- [0x0000003060 - 0x0000003067] size 0x00000008 gran 0x03 io<br>+PCI: 00:1f.2 14 <- [0x0000003070 - 0x0000003073] size 0x00000004 gran 0x02 io<br>+PCI: 00:1f.2 18 <- [0x0000003068 - 0x000000306f] size 0x00000008 gran 0x03 io<br>+PCI: 00:1f.2 1c <- [0x0000003074 - 0x0000003077] size 0x00000004 gran 0x02 io<br>+PCI: 00:1f.2 20 <- [0x0000003040 - 0x000000305f] size 0x00000020 gran 0x05 io<br>+PCI: 00:1f.2 24 <- [0x00f0814000 - 0x00f08147ff] size 0x00000800 gran 0x0b mem<br>+PCI: 00:1f.3 10 <- [0x00f0817000 - 0x00f08170ff] size 0x00000100 gran 0x08 mem64<br>+DOMAIN: 0000 assign_resources, bus 0 link: 0<br>+Root Device assign_resources, bus 0 link: 0<br>+Done setting resources.<br>+Show resources in subtree (Root Device)...After assigning values.<br>+ Root Device child on link 0 CPU_CLUSTER: 0<br>+  CPU_CLUSTER: 0 child on link 0 APIC: 00<br>+   APIC: 00<br>+   APIC: acac<br>+  DOMAIN: 0000 child on link 0 PCI: 00:00.0<br>+  DOMAIN: 0000 resource base 1000 size 2078 align 12 gran 0 limit ffff flags 40040100 index 10000000<br>+  DOMAIN: 0000 resource base e0000000 size 10817100 align 28 gran 0 limit f7ffffff flags 40040200 index 10000100<br>+  DOMAIN: 0000 resource base 0 size a0000 align 0 gran 0 limit 0 flags e0004200 index 3<br>+  DOMAIN: 0000 resource base 100000 size 7ff00000 align 0 gran 0 limit 0 flags e0004200 index 4<br>+  DOMAIN: 0000 resource base 100000000 size 37d600000 align 0 gran 0 limit 0 flags e0004200 index 5<br>+  DOMAIN: 0000 resource base 80000000 size 2a00000 align 0 gran 0 limit 0 flags f0000200 index 6<br>+  DOMAIN: 0000 resource base a0000 size 20000 align 0 gran 0 limit 0 flags f0000200 index 7<br>+  DOMAIN: 0000 resource base c0000 size 40000 align 0 gran 0 limit 0 flags f0004200 index 8<br>+  DOMAIN: 0000 resource base fed90000 size 1000 align 0 gran 0 limit 0 flags f0000200 index 9<br>+  DOMAIN: 0000 resource base fed91000 size 1000 align 0 gran 0 limit 0 flags f0000200 index a<br>+   PCI: 00:00.0<br>+   PCI: 00:00.0 resource base f8000000 size 4000000 align 0 gran 0 limit 0 flags f0000200 index 60<br>+   PCI: 00:01.0<br>+   PCI: 00:01.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c<br>+   PCI: 00:01.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24<br>+   PCI: 00:01.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60080202 index 20<br>+   PCI: 00:02.0<br>+   PCI: 00:02.0 resource base f0000000 size 400000 align 22 gran 22 limit f03fffff flags 60000201 index 10<br>+   PCI: 00:02.0 resource base e0000000 size 10000000 align 28 gran 28 limit efffffff flags 60001201 index 18<br>+   PCI: 00:02.0 resource base 3000 size 40 align 6 gran 6 limit 303f flags 60000100 index 20<br>+   PCI: 00:14.0<br>+   PCI: 00:14.0 resource base f0800000 size 10000 align 16 gran 16 limit f080ffff flags 60000201 index 10<br>+   PCI: 00:16.0<br>+   PCI: 00:16.1<br>+   PCI: 00:16.2<br>+   PCI: 00:16.3<br>+   PCI: 00:19.0<br>+   PCI: 00:1a.0<br>+   PCI: 00:1a.0 resource base f0815000 size 400 align 12 gran 10 limit f08153ff flags 60000200 index 10<br>+   PCI: 00:1b.0<br>+   PCI: 00:1b.0 resource base f0810000 size 4000 align 14 gran 14 limit f0813fff flags 60000201 index 10<br>+   PCI: 00:1c.0<br>+   PCI: 00:1c.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c<br>+   PCI: 00:1c.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24<br>+   PCI: 00:1c.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60080202 index 20<br>+   PCI: 00:1c.1 child on link 0 PCI: 03:00.0<br>+   PCI: 00:1c.1 resource base 1000 size 1000 align 12 gran 12 limit 1fff flags 60080102 index 1c<br>+   PCI: 00:1c.1 resource base f0400000 size 100000 align 20 gran 20 limit f04fffff flags 60081202 index 24<br>+   PCI: 00:1c.1 resource base f0500000 size 100000 align 20 gran 20 limit f05fffff flags 60080202 index 20<br>+    PCI: 03:00.0<br>+    PCI: 03:00.0 resource base 1000 size 100 align 8 gran 8 limit 10ff flags 60000100 index 10<br>+    PCI: 03:00.0 resource base f0500000 size 1000 align 12 gran 12 limit f0500fff flags 60000201 index 18<br>+    PCI: 03:00.0 resource base f0400000 size 4000 align 14 gran 14 limit f0403fff flags 60001201 index 20<br>+   PCI: 00:1c.2 child on link 0 PCI: 04:00.0<br>+   PCI: 00:1c.2 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c<br>+   PCI: 00:1c.2 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24<br>+   PCI: 00:1c.2 resource base f0600000 size 100000 align 20 gran 20 limit f06fffff flags 60080202 index 20<br>+    PCI: 04:00.0<br>+    PCI: 04:00.0 resource base f0600000 size 2000 align 13 gran 13 limit f0601fff flags 60000201 index 10<br>+   PCI: 00:1c.5<br>+   PCI: 00:1c.4<br>+   PCI: 00:1c.3 child on link 0 PCI: 05:00.0<br>+   PCI: 00:1c.3 resource base 2000 size 1000 align 12 gran 12 limit 2fff flags 60080102 index 1c<br>+   PCI: 00:1c.3 resource base f0700000 size 100000 align 20 gran 20 limit f07fffff flags 60081202 index 24<br>+   PCI: 00:1c.3 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60080202 index 20<br>+    PCI: 05:00.0<br>+    PCI: 05:00.0 resource base 2000 size 100 align 8 gran 8 limit 20ff flags 60000100 index 10<br>+    PCI: 05:00.0 resource base f0704000 size 1000 align 12 gran 12 limit f0704fff flags 60001201 index 18<br>+    PCI: 05:00.0 resource base f0700000 size 4000 align 14 gran 14 limit f0703fff flags 60001201 index 20<br>+   PCI: 00:1c.6<br>+   PCI: 00:1c.7<br>+   PCI: 00:1d.0<br>+   PCI: 00:1d.0 resource base f0816000 size 400 align 12 gran 10 limit f08163ff flags 60000200 index 10<br>+   PCI: 00:1e.0<br>+   PCI: 00:1e.0 resource base ffff size 0 align 12 gran 12 limit ffff flags 60080102 index 1c<br>+   PCI: 00:1e.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60081202 index 24<br>+   PCI: 00:1e.0 resource base f7ffffff size 0 align 20 gran 20 limit f7ffffff flags 60080202 index 20<br>+   PCI: 00:1f.0<br>+   PCI: 00:1f.0 resource base 0 size 1000 align 0 gran 0 limit 0 flags c0040100 index 10000000<br>+   PCI: 00:1f.0 resource base ff000000 size 1000000 align 0 gran 0 limit 0 flags c0040200 index 10000100<br>+   PCI: 00:1f.0 resource base fec00000 size 1000 align 0 gran 0 limit 0 flags c0000200 index 3<br>+   PCI: 00:1f.2<br>+   PCI: 00:1f.2 resource base 3060 size 8 align 3 gran 3 limit 3067 flags 60000100 index 10<br>+   PCI: 00:1f.2 resource base 3070 size 4 align 2 gran 2 limit 3073 flags 60000100 index 14<br>+   PCI: 00:1f.2 resource base 3068 size 8 align 3 gran 3 limit 306f flags 60000100 index 18<br>+   PCI: 00:1f.2 resource base 3074 size 4 align 2 gran 2 limit 3077 flags 60000100 index 1c<br>+   PCI: 00:1f.2 resource base 3040 size 20 align 5 gran 5 limit 305f flags 60000100 index 20<br>+   PCI: 00:1f.2 resource base f0814000 size 800 align 12 gran 11 limit f08147ff flags 60000200 index 24<br>+   PCI: 00:1f.3<br>+   PCI: 00:1f.3 resource base 400 size 20 align 0 gran 0 limit 41f flags f0000100 index 20<br>+   PCI: 00:1f.3 resource base f0817000 size 100 align 12 gran 8 limit f08170ff flags 60000201 index 10<br>+   PCI: 00:1f.5<br>+   PCI: 00:1f.6<br>+Done allocating resources.<br>+BS: BS_DEV_RESOURCES times (us): entry 0 run 2605 exit 0<br>+Enabling resources...<br>+PCI: 00:00.0 subsystem <- 1028/0574<br>+PCI: 00:00.0 cmd <- 06<br>+PCI: 00:01.0 bridge ctrl <- 0003<br>+PCI: 00:01.0 cmd <- 00<br>+PCI: 00:02.0 subsystem <- 1028/0574<br>+PCI: 00:02.0 cmd <- 03<br>+PCI: 00:14.0 subsystem <- 1028/0574<br>+PCI: 00:14.0 cmd <- 102<br>+PCI: 00:1a.0 subsystem <- 1028/0574<br>+PCI: 00:1a.0 cmd <- 102<br>+PCI: 00:1b.0 subsystem <- 1028/0574<br>+PCI: 00:1b.0 cmd <- 102<br>+PCI: 00:1c.0 bridge ctrl <- 0003<br>+PCI: 00:1c.0 subsystem <- 1028/0574<br>+PCI: 00:1c.0 cmd <- 100<br>+PCI: 00:1c.1 bridge ctrl <- 0003<br>+PCI: 00:1c.1 subsystem <- 1028/0574<br>+PCI: 00:1c.1 cmd <- 107<br>+PCI: 00:1c.2 bridge ctrl <- 0003<br>+PCI: 00:1c.2 subsystem <- 1028/0574<br>+PCI: 00:1c.2 cmd <- 106<br>+PCI: 00:1c.3 bridge ctrl <- 0003<br>+PCI: 00:1c.3 subsystem <- 1028/0574<br>+PCI: 00:1c.3 cmd <- 107<br>+PCI: 00:1d.0 subsystem <- 1028/0574<br>+PCI: 00:1d.0 cmd <- 102<br>+PCI: 00:1e.0 bridge ctrl <- 0003<br>+PCI: 00:1e.0 cmd <- 100<br>+pch_decode_init<br>+PCI: 00:1f.0 subsystem <- 1028/0574<br>+PCI: 00:1f.0 cmd <- 107<br>+PCI: 00:1f.2 subsystem <- 1028/0574<br>+PCI: 00:1f.2 cmd <- 03<br>+PCI: 00:1f.3 subsystem <- 1028/0574<br>+PCI: 00:1f.3 cmd <- 103<br>+PCI: 03:00.0 cmd <- 03<br>+PCI: 04:00.0 cmd <- 02<br>+PCI: 05:00.0 cmd <- 03<br>+done.<br>+BS: BS_DEV_ENABLE times (us): entry 0 run 159 exit 0<br>+Initializing devices...<br>+Root Device init ...<br>+Root Device init finished in 0 usecs<br>+CPU_CLUSTER: 0 init ...<br>+start_eip=0x00001000, code_size=0x00000031<br>+Setting up SMI for CPU<br>+Loading module at 00038000 with entry 00038000. filesize: 0x1a8 memsize: 0x1a8<br>+Processing 12 relocs. Offset value of 0x00038000<br>+Adjusting 00038002: 0x00000024 -> 0x00038024<br>+Adjusting 0003801d: 0x0000003c -> 0x0003803c<br>+Adjusting 00038026: 0x00000024 -> 0x00038024<br>+Adjusting 00038054: 0x00000120 -> 0x00038120<br>+Adjusting 00038066: 0x000001a8 -> 0x000381a8<br>+Adjusting 0003806f: 0x00000100 -> 0x00038100<br>+Adjusting 00038077: 0x00000104 -> 0x00038104<br>+Adjusting 00038081: 0x00000110 -> 0x00038110<br>+Adjusting 0003808a: 0x00000114 -> 0x00038114<br>+Adjusting 000380ab: 0x00000118 -> 0x00038118<br>+Adjusting 000380b2: 0x0000010c -> 0x0003810c<br>+Adjusting 000380b8: 0x00000108 -> 0x00038108<br>+SMM Module: stub loaded at 00038000. Will call 7ff85a91(7ffcd380)<br>+Installing SMM handler to 0x80000000<br>+Loading module at 80010000 with entry 80010554. filesize: 0x15d0 memsize: 0x55f0<br>+Processing 68 relocs. Offset value of 0x80010000<br>+Adjusting 80010036: 0x000014bc -> 0x800114bc<br>+Adjusting 80010055: 0x000014bc -> 0x800114bc<br>+Adjusting 80010108: 0x000014bc -> 0x800114bc<br>+Adjusting 8001019d: 0x000014cc -> 0x800114cc<br>+Adjusting 800104cb: 0x000015d0 -> 0x800115d0<br>+Adjusting 80010521: 0x000015c8 -> 0x800115c8<br>+Adjusting 80010537: 0x00001520 -> 0x80011520<br>+Adjusting 8001055d: 0x000015d0 -> 0x800115d0<br>+Adjusting 8001056b: 0x000015d0 -> 0x800115d0<br>+Adjusting 80010578: 0x000015c0 -> 0x800115c0<br>+Adjusting 80010583: 0x000015c0 -> 0x800115c0<br>+Adjusting 80010597: 0x000015c4 -> 0x800115c4<br>+Adjusting 8001059d: 0x000015d4 -> 0x800115d4<br>+Adjusting 800105a5: 0x000015c4 -> 0x800115c4<br>+Adjusting 800105c2: 0x000015d4 -> 0x800115d4<br>+Adjusting 800105cb: 0x000015c0 -> 0x800115c0<br>+Adjusting 800105e2: 0x000015d8 -> 0x800115d8<br>+Adjusting 800105f2: 0x000015d8 -> 0x800115d8<br>+Adjusting 80010618: 0x000015d8 -> 0x800115d8<br>+Adjusting 80010680: 0x000014ec -> 0x800114ec<br>+Adjusting 80010792: 0x000014a8 -> 0x800114a8<br>+Adjusting 80010a8e: 0x000015dc -> 0x800115dc<br>+Adjusting 80010abd: 0x000015e0 -> 0x800115e0<br>+Adjusting 80010ad0: 0x000015dc -> 0x800115dc<br>+Adjusting 80010af3: 0x000015e0 -> 0x800115e0<br>+Adjusting 80010bb6: 0x000015dc -> 0x800115dc<br>+Adjusting 80010dee: 0x000015e0 -> 0x800115e0<br>+Adjusting 80010ff5: 0x000015e0 -> 0x800115e0<br>+Adjusting 800110d4: 0x000015c8 -> 0x800115c8<br>+Adjusting 800110e4: 0x000015c8 -> 0x800115c8<br>+Adjusting 800110f9: 0x000015c8 -> 0x800115c8<br>+Adjusting 8001111a: 0x000015c8 -> 0x800115c8<br>+Adjusting 80011147: 0x000015c8 -> 0x800115c8<br>+Adjusting 80011167: 0x000015c8 -> 0x800115c8<br>+Adjusting 8001117d: 0x000015ec -> 0x800115ec<br>+Adjusting 800111cb: 0x000015ec -> 0x800115ec<br>+Adjusting 800111d1: 0x000015e8 -> 0x800115e8<br>+Adjusting 800111d9: 0x000015e4 -> 0x800115e4<br>+Adjusting 800111f6: 0x000015e4 -> 0x800115e4<br>+Adjusting 80011211: 0x000015c8 -> 0x800115c8<br>+Adjusting 80011267: 0x000015e8 -> 0x800115e8<br>+Adjusting 800112bd: 0x000014fc -> 0x800114fc<br>+Adjusting 800112da: 0x000015c8 -> 0x800115c8<br>+Adjusting 800112f9: 0x00001510 -> 0x80011510<br>+Adjusting 800112fe: 0x000015e8 -> 0x800115e8<br>+Adjusting 800113cf: 0x000015c8 -> 0x800115c8<br>+Adjusting 800113fd: 0x000015c8 -> 0x800115c8<br>+Adjusting 8001142b: 0x000015c8 -> 0x800115c8<br>+Adjusting 80011451: 0x000015c8 -> 0x800115c8<br>+Adjusting 8001145e: 0x000015e8 -> 0x800115e8<br>+Adjusting 80011472: 0x000015c8 -> 0x800115c8<br>+Adjusting 800114a0: 0x00001488 -> 0x80011488<br>+Adjusting 800114a8: 0x00000021 -> 0x80010021<br>+Adjusting 800114ac: 0x00001488 -> 0x80011488<br>+Adjusting 800114b4: 0x00000092 -> 0x80010092<br>+Adjusting 800114c0: 0x000014d8 -> 0x800114d8<br>+Adjusting 800114d8: 0x000002d5 -> 0x800102d5<br>+Adjusting 800114dc: 0x000002e1 -> 0x800102e1<br>+Adjusting 800114e0: 0x000002e4 -> 0x800102e4<br>+Adjusting 80011530: 0x000012a4 -> 0x800112a4<br>+Adjusting 80011534: 0x0000112a -> 0x8001112a<br>+Adjusting 80011540: 0x00001428 -> 0x80011428<br>+Adjusting 80011544: 0x000010d1 -> 0x800110d1<br>+Adjusting 80011548: 0x000010f2 -> 0x800110f2<br>+Adjusting 8001154c: 0x000010ed -> 0x800110ed<br>+Adjusting 80011554: 0x0000120e -> 0x8001120e<br>+Adjusting 80011558: 0x000010e1 -> 0x800110e1<br>+Adjusting 80011574: 0x00001252 -> 0x80011252<br>+Loading module at 80008000 with entry 80008000. filesize: 0x1a8 memsize: 0x1a8<br>+Processing 12 relocs. Offset value of 0x80008000<br>+Adjusting 80008002: 0x00000024 -> 0x80008024<br>+Adjusting 8000801d: 0x0000003c -> 0x8000803c<br>+Adjusting 80008026: 0x00000024 -> 0x80008024<br>+Adjusting 80008054: 0x00000120 -> 0x80008120<br>+Adjusting 80008066: 0x000001a8 -> 0x800081a8<br>+Adjusting 8000806f: 0x00000100 -> 0x80008100<br>+Adjusting 80008077: 0x00000104 -> 0x80008104<br>+Adjusting 80008081: 0x00000110 -> 0x80008110<br>+Adjusting 8000808a: 0x00000114 -> 0x80008114<br>+Adjusting 800080ab: 0x00000118 -> 0x80008118<br>+Adjusting 800080b2: 0x0000010c -> 0x8000810c<br>+Adjusting 800080b8: 0x00000108 -> 0x80008108<br>+SMM Module: placing jmp sequence at 80007c00 rel16 0x03fd<br>+SMM Module: placing jmp sequence at 80007800 rel16 0x07fd<br>+SMM Module: placing jmp sequence at 80007400 rel16 0x0bfd<br>+SMM Module: stub loaded at 80008000. Will call 80010554(00000000)<br>+Initializing southbridge SMI... ... pmbase = 0x0500<br>+<br>+SMI_STS: PM1<br>+PM1_STS: WAK PWRBTN<br>+GPE0_STS: GPIO14 GPIO12 GPIO11 GPIO10 GPIO9 GPIO8 GPIO7 GPIO6 GPIO5 GPIO4 GPIO3 GPIO2 GPIO0<br>+ALT_GP_SMI_STS: GPI14 GPI12 GPI11 GPI10 GPI9 GPI8 GPI7 GPI6 GPI5 GPI4 GPI3 GPI2 GPI0<br>+TCO_STS:<br>+  ... raise SMI#<br>+In relocation handler: cpu 0<br>+New SMBASE=0x80000000 IEDBASE=0x80400000 @ 0003fc00<br>+Writing SMRR. base = 0x80000006, mask=0xff800800<br>+Relocation complete.<br>+Locking SMM.<br>+Initializing CPU #0<br>+CPU: vendor Intel device 306a9<br>+CPU: family 06, model 3a, stepping 09<br>+Enabling cache<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cpu_microcode_blob.bin'<br>+CBFS: Found @ offset 12bc0 size 5800<br>+microcode: sig=0x306a9 pf=0x2 revision=0x1b<br>+CPU: Intel(R) Core(TM) i5-3470 CPU @ 3.20GHz.<br>+MTRR: Physical address space:<br>+0x0000000000000000 - 0x00000000000a0000 size 0x000a0000 type 6<br>+0x00000000000a0000 - 0x00000000000c0000 size 0x00020000 type 0<br>+0x00000000000c0000 - 0x0000000080000000 size 0x7ff40000 type 6<br>+0x0000000080000000 - 0x00000000e0000000 size 0x60000000 type 0<br>+0x00000000e0000000 - 0x00000000f0000000 size 0x10000000 type 1<br>+0x00000000f0000000 - 0x0000000100000000 size 0x10000000 type 0<br>+0x0000000100000000 - 0x000000047d600000 size 0x37d600000 type 6<br>+MTRR addr 0x0-0x10 set to 6 type @ 0<br>+MTRR addr 0x10-0x20 set to 6 type @ 1<br>+MTRR addr 0x20-0x30 set to 6 type @ 2<br>+MTRR addr 0x30-0x40 set to 6 type @ 3<br>+MTRR addr 0x40-0x50 set to 6 type @ 4<br>+MTRR addr 0x50-0x60 set to 6 type @ 5<br>+MTRR addr 0x60-0x70 set to 6 type @ 6<br>+MTRR addr 0x70-0x80 set to 6 type @ 7<br>+MTRR addr 0x80-0x84 set to 6 type @ 8<br>+MTRR addr 0x84-0x88 set to 6 type @ 9<br>+MTRR addr 0x88-0x8c set to 6 type @ 10<br>+MTRR addr 0x8c-0x90 set to 6 type @ 11<br>+MTRR addr 0x90-0x94 set to 6 type @ 12<br>+MTRR addr 0x94-0x98 set to 6 type @ 13<br>+MTRR addr 0x98-0x9c set to 6 type @ 14<br>+MTRR addr 0x9c-0xa0 set to 6 type @ 15<br>+MTRR addr 0xa0-0xa4 set to 0 type @ 16<br>+MTRR addr 0xa4-0xa8 set to 0 type @ 17<br>+MTRR addr 0xa8-0xac set to 0 type @ 18<br>+MTRR addr 0xac-0xb0 set to 0 type @ 19<br>+MTRR addr 0xb0-0xb4 set to 0 type @ 20<br>+MTRR addr 0xb4-0xb8 set to 0 type @ 21<br>+MTRR addr 0xb8-0xbc set to 0 type @ 22<br>+MTRR addr 0xbc-0xc0 set to 0 type @ 23<br>+MTRR addr 0xc0-0xc1 set to 6 type @ 24<br>+MTRR addr 0xc1-0xc2 set to 6 type @ 25<br>+MTRR addr 0xc2-0xc3 set to 6 type @ 26<br>+MTRR addr 0xc3-0xc4 set to 6 type @ 27<br>+MTRR addr 0xc4-0xc5 set to 6 type @ 28<br>+MTRR addr 0xc5-0xc6 set to 6 type @ 29<br>+MTRR addr 0xc6-0xc7 set to 6 type @ 30<br>+MTRR addr 0xc7-0xc8 set to 6 type @ 31<br>+MTRR addr 0xc8-0xc9 set to 6 type @ 32<br>+MTRR addr 0xc9-0xca set to 6 type @ 33<br>+MTRR addr 0xca-0xcb set to 6 type @ 34<br>+MTRR addr 0xcb-0xcc set to 6 type @ 35<br>+MTRR addr 0xcc-0xcd set to 6 type @ 36<br>+MTRR addr 0xcd-0xce set to 6 type @ 37<br>+MTRR addr 0xce-0xcf set to 6 type @ 38<br>+MTRR addr 0xcf-0xd0 set to 6 type @ 39<br>+MTRR addr 0xd0-0xd1 set to 6 type @ 40<br>+MTRR addr 0xd1-0xd2 set to 6 type @ 41<br>+MTRR addr 0xd2-0xd3 set to 6 type @ 42<br>+MTRR addr 0xd3-0xd4 set to 6 type @ 43<br>+MTRR addr 0xd4-0xd5 set to 6 type @ 44<br>+MTRR addr 0xd5-0xd6 set to 6 type @ 45<br>+MTRR addr 0xd6-0xd7 set to 6 type @ 46<br>+MTRR addr 0xd7-0xd8 set to 6 type @ 47<br>+MTRR addr 0xd8-0xd9 set to 6 type @ 48<br>+MTRR addr 0xd9-0xda set to 6 type @ 49<br>+MTRR addr 0xda-0xdb set to 6 type @ 50<br>+MTRR addr 0xdb-0xdc set to 6 type @ 51<br>+MTRR addr 0xdc-0xdd set to 6 type @ 52<br>+MTRR addr 0xdd-0xde set to 6 type @ 53<br>+MTRR addr 0xde-0xdf set to 6 type @ 54<br>+MTRR addr 0xdf-0xe0 set to 6 type @ 55<br>+MTRR addr 0xe0-0xe1 set to 6 type @ 56<br>+MTRR addr 0xe1-0xe2 set to 6 type @ 57<br>+MTRR addr 0xe2-0xe3 set to 6 type @ 58<br>+MTRR addr 0xe3-0xe4 set to 6 type @ 59<br>+MTRR addr 0xe4-0xe5 set to 6 type @ 60<br>+MTRR addr 0xe5-0xe6 set to 6 type @ 61<br>+MTRR addr 0xe6-0xe7 set to 6 type @ 62<br>+MTRR addr 0xe7-0xe8 set to 6 type @ 63<br>+MTRR addr 0xe8-0xe9 set to 6 type @ 64<br>+MTRR addr 0xe9-0xea set to 6 type @ 65<br>+MTRR addr 0xea-0xeb set to 6 type @ 66<br>+MTRR addr 0xeb-0xec set to 6 type @ 67<br>+MTRR addr 0xec-0xed set to 6 type @ 68<br>+MTRR addr 0xed-0xee set to 6 type @ 69<br>+MTRR addr 0xee-0xef set to 6 type @ 70<br>+MTRR addr 0xef-0xf0 set to 6 type @ 71<br>+MTRR addr 0xf0-0xf1 set to 6 type @ 72<br>+MTRR addr 0xf1-0xf2 set to 6 type @ 73<br>+MTRR addr 0xf2-0xf3 set to 6 type @ 74<br>+MTRR addr 0xf3-0xf4 set to 6 type @ 75<br>+MTRR addr 0xf4-0xf5 set to 6 type @ 76<br>+MTRR addr 0xf5-0xf6 set to 6 type @ 77<br>+MTRR addr 0xf6-0xf7 set to 6 type @ 78<br>+MTRR addr 0xf7-0xf8 set to 6 type @ 79<br>+MTRR addr 0xf8-0xf9 set to 6 type @ 80<br>+MTRR addr 0xf9-0xfa set to 6 type @ 81<br>+MTRR addr 0xfa-0xfb set to 6 type @ 82<br>+MTRR addr 0xfb-0xfc set to 6 type @ 83<br>+MTRR addr 0xfc-0xfd set to 6 type @ 84<br>+MTRR addr 0xfd-0xfe set to 6 type @ 85<br>+MTRR addr 0xfe-0xff set to 6 type @ 86<br>+MTRR addr 0xff-0x100 set to 6 type @ 87<br>+MTRR: Fixed MSR 0x250 0x0606060606060606<br>+MTRR: Fixed MSR 0x258 0x0606060606060606<br>+MTRR: Fixed MSR 0x259 0x0000000000000000<br>+MTRR: Fixed MSR 0x268 0x0606060606060606<br>+MTRR: Fixed MSR 0x269 0x0606060606060606<br>+MTRR: Fixed MSR 0x26a 0x0606060606060606<br>+MTRR: Fixed MSR 0x26b 0x0606060606060606<br>+MTRR: Fixed MSR 0x26c 0x0606060606060606<br>+MTRR: Fixed MSR 0x26d 0x0606060606060606<br>+MTRR: Fixed MSR 0x26e 0x0606060606060606<br>+MTRR: Fixed MSR 0x26f 0x0606060606060606<br>+call enable_fixed_mtrr()<br>+CPU physical address size: 36 bits<br>+MTRR: default type WB/UC MTRR counts: 4/8.<br>+MTRR: WB selected as default type.<br>+MTRR: 0 base 0x0000000080000000 mask 0x0000000fc0000000 type 0<br>+MTRR: 1 base 0x00000000c0000000 mask 0x0000000fe0000000 type 0<br>+MTRR: 2 base 0x00000000e0000000 mask 0x0000000ff0000000 type 1<br>+MTRR: 3 base 0x00000000f0000000 mask 0x0000000ff0000000 type 0<br>+<br>+MTRR check<br>+Fixed MTRRs   : Enabled<br>+Variable MTRRs: Enabled<br>+<br>+Setting up local APIC... apic_id: 0x00 done.<br>+VMX status: enabled, unlocked<br>+model_x06ax: energy policy set to 6<br>+model_x06ax: frequency set to 3200<br>+Turbo is available but hidden<br>+Turbo has been enabled<br>+CPU: 0 has 4 cores, 1 threads per core<br>+CPU: 0 has core 2<br>+CPU1: stack_base 7ffb4000, stack_end 7ffb4ff8<br>+Asserting INIT.<br>+Waiting for send to finish...<br>++Deasserting INIT.<br>+Waiting for send to finish...<br>++#startup loops: 2.<br>+Sending STARTUP #1 to 2.<br>+After apic_write.<br>+In relocation handler: cpu 1<br>+Startup point 1.<br>+Waiting for send to finish...<br>++New SMBASE=0x7ffffc00 IEDBASE=0x80400000 @ 0003fc00<br>+Sending STARTUP #2 to 2.<br>+After apic_write.<br>+Writing SMRR. base = 0x80000006, mask=0xff800800<br>+Startup point 1.<br>+Waiting for send to finish...<br>++After Startup.<br>+CPU: 0 has core 4<br>+Initializing CPU #1<br>+CPU: vendor Intel device 306a9<br>+CPU: family 06, model 3a, stepping 09<br>+Enabling cache<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cpu_microcode_blob.bin'<br>+CBFS: Found @ offset 12bc0 size 5800<br>+microcode: sig=0x306a9 pf=0x2 revision=0x0<br>+microcode: updated to revision 0x1b date=2014-05-29<br>+CPU: Intel(R) Core(TM) i5-3470 CPU @ 3.20GHz.<br>+MTRR: Fixed MSR 0x250 0x0606060606060606<br>+MTRR: Fixed MSR 0x258 0x0606060606060606<br>+MTRR: Fixed MSR 0x259 0x0000000000000000<br>+MTRR: Fixed MSR 0x268 0x0606060606060606<br>+MTRR: Fixed MSR 0x269 0x0606060606060606<br>+MTRR: Fixed MSR 0x26a 0x0606060606060606<br>+MTRR: Fixed MSR 0x26b 0x0606060606060606<br>+MTRR: Fixed MSR 0x26c 0x0606060606060606<br>+MTRR: Fixed MSR 0x26d 0x0606060606060606<br>+MTRR: Fixed MSR 0x26e 0x0606060606060606<br>+MTRR: Fixed MSR 0x26f 0x0606060606060606<br>+call enable_fixed_mtrr()<br>+CPU physical address size: 36 bits<br>+<br>+MTRR check<br>+Fixed MTRRs   : Enabled<br>+Variable MTRRs: Enabled<br>+<br>+Setting up local APIC... apic_id: 0x02 done.<br>+VMX status: enabled, unlocked<br>+model_x06ax: energy policy set to 6<br>+model_x06ax: frequency set to 3200<br>+CPU #1 initialized<br>+CPU2: stack_base 7ffb3000, stack_end 7ffb3ff8<br>+Asserting INIT.<br>+Waiting for send to finish...<br>++Deasserting INIT.<br>+Waiting for send to finish...<br>++#startup loops: 2.<br>+Sending STARTUP #1 to 4.<br>+After apic_write.<br>+In relocation handler: cpu 2<br>+Startup point 1.<br>+Waiting for send to finish...<br>++New SMBASE=0x7ffff800 IEDBASE=0x80400000 @ 0003fc00<br>+Sending STARTUP #2 to 4.<br>+After apic_write.<br>+Writing SMRR. base = 0x80000006, mask=0xff800800<br>+Startup point 1.<br>+Waiting for send to finish...<br>++After Startup.<br>+CPU: 0 has core 6<br>+Initializing CPU #2<br>+CPU: vendor Intel device 306a9<br>+CPU: family 06, model 3a, stepping 09<br>+Enabling cache<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cpu_microcode_blob.bin'<br>+CBFS: Found @ offset 12bc0 size 5800<br>+microcode: sig=0x306a9 pf=0x2 revision=0x0<br>+microcode: updated to revision 0x1b date=2014-05-29<br>+CPU: Intel(R) Core(TM) i5-3470 CPU @ 3.20GHz.<br>+MTRR: Fixed MSR 0x250 0x0606060606060606<br>+MTRR: Fixed MSR 0x258 0x0606060606060606<br>+MTRR: Fixed MSR 0x259 0x0000000000000000<br>+MTRR: Fixed MSR 0x268 0x0606060606060606<br>+MTRR: Fixed MSR 0x269 0x0606060606060606<br>+MTRR: Fixed MSR 0x26a 0x0606060606060606<br>+MTRR: Fixed MSR 0x26b 0x0606060606060606<br>+MTRR: Fixed MSR 0x26c 0x0606060606060606<br>+MTRR: Fixed MSR 0x26d 0x0606060606060606<br>+MTRR: Fixed MSR 0x26e 0x0606060606060606<br>+MTRR: Fixed MSR 0x26f 0x0606060606060606<br>+call enable_fixed_mtrr()<br>+CPU physical address size: 36 bits<br>+<br>+MTRR check<br>+Fixed MTRRs   : Enabled<br>+Variable MTRRs: Enabled<br>+<br>+Setting up local APIC... apic_id: 0x04 done.<br>+VMX status: enabled, unlocked<br>+model_x06ax: energy policy set to 6<br>+model_x06ax: frequency set to 3200<br>+CPU #2 initialized<br>+CPU3: stack_base 7ffb2000, stack_end 7ffb2ff8<br>+Asserting INIT.<br>+Waiting for send to finish...<br>++Deasserting INIT.<br>+Waiting for send to finish...<br>++#startup loops: 2.<br>+Sending STARTUP #1 to 6.<br>+After apic_write.<br>+In relocation handler: cpu 3<br>+Startup point 1.<br>+Waiting for send to finish...<br>++New SMBASE=0x7ffff400 IEDBASE=0x80400000 @ 0003fc00<br>+Sending STARTUP #2 to 6.<br>+After apic_write.<br>+Writing SMRR. base = 0x80000006, mask=0xff800800<br>+Startup point 1.<br>+Waiting for send to finish...<br>++After Startup.<br>+CPU #0 initialized<br>+Waiting for 1 CPUS to stop<br>+Initializing CPU #3<br>+CPU: vendor Intel device 306a9<br>+CPU: family 06, model 3a, stepping 09<br>+Enabling cache<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cpu_microcode_blob.bin'<br>+CBFS: Found @ offset 12bc0 size 5800<br>+microcode: sig=0x306a9 pf=0x2 revision=0x0<br>+microcode: updated to revision 0x1b date=2014-05-29<br>+CPU: Intel(R) Core(TM) i5-3470 CPU @ 3.20GHz.<br>+MTRR: Fixed MSR 0x250 0x0606060606060606<br>+MTRR: Fixed MSR 0x258 0x0606060606060606<br>+MTRR: Fixed MSR 0x259 0x0000000000000000<br>+MTRR: Fixed MSR 0x268 0x0606060606060606<br>+MTRR: Fixed MSR 0x269 0x0606060606060606<br>+MTRR: Fixed MSR 0x26a 0x0606060606060606<br>+MTRR: Fixed MSR 0x26b 0x0606060606060606<br>+MTRR: Fixed MSR 0x26c 0x0606060606060606<br>+MTRR: Fixed MSR 0x26d 0x0606060606060606<br>+MTRR: Fixed MSR 0x26e 0x0606060606060606<br>+MTRR: Fixed MSR 0x26f 0x0606060606060606<br>+call enable_fixed_mtrr()<br>+CPU physical address size: 36 bits<br>+<br>+MTRR check<br>+Fixed MTRRs   : Enabled<br>+Variable MTRRs: Enabled<br>+<br>+Setting up local APIC... apic_id: 0x06 done.<br>+VMX status: enabled, unlocked<br>+model_x06ax: energy policy set to 6<br>+model_x06ax: frequency set to 3200<br>+CPU #3 initialized<br>+All AP CPUs stopped (3196 loops)<br>+CPU0: stack: 7ffb5000 - 7ffb6000, lowest used address 7ffb5a20, stack used: 1504 bytes<br>+CPU1: stack: 7ffb4000 - 7ffb5000, lowest used address 7ffb4be0, stack used: 1056 bytes<br>+CPU2: stack: 7ffb3000 - 7ffb4000, lowest used address 7ffb3be0, stack used: 1056 bytes<br>+CPU3: stack: 7ffb2000 - 7ffb3000, lowest used address 7ffb2be0, stack used: 1056 bytes<br>+CPU_CLUSTER: 0 init finished in 142737 usecs<br>+PCI: 00:00.0 init ...<br>+Disabling PEG12.<br>+Disabling PEG11.<br>+Disabling Device 4.<br>+Disabling PEG60.<br>+Disabling Device 7.<br>+Set BIOS_RESET_CPL<br>+CPU TDP: 77 Watts<br>+PCI: 00:00.0 init finished in 1014 usecs<br>+PCI: 00:02.0 init ...<br>+GT Power Management Init<br>+IVB GT1 Power Meter Weights<br>+GT Power Management Init (post VBIOS)<br>+Error: GNVS or ASLB not set.<br>+PCI: 00:02.0 init finished in 496 usecs<br>+PCI: 00:14.0 init ...<br>+XHCI: Setting up controller.. done.<br>+PCI: 00:14.0 init finished in 7 usecs<br>+PCI: 00:1a.0 init ...<br>+EHCI: Setting up controller.. done.<br>+PCI: 00:1a.0 init finished in 13 usecs<br>+PCI: 00:1b.0 init ...<br>+Azalia: base = f0810000<br>+Azalia: codec_mask = 0c<br>+Azalia: Initializing codec #3<br>+Azalia: codec viddid: 80862806<br>+Azalia: verb_size: 16<br>+Azalia: verb loaded.<br>+Azalia: Initializing codec #2<br>+Azalia: codec viddid: 10ec0662<br>+Azalia: verb_size: 48<br>+Azalia: verb loaded.<br>+PCI: 00:1b.0 init finished in 4767 usecs<br>+PCI: 00:1c.0 init ...<br>+Initializing PCH PCIe bridge.<br>+PCI: 00:1c.0 init finished in 8 usecs<br>+PCI: 00:1c.1 init ...<br>+Initializing PCH PCIe bridge.<br>+PCI: 00:1c.1 init finished in 8 usecs<br>+PCI: 00:1c.2 init ...<br>+Initializing PCH PCIe bridge.<br>+PCI: 00:1c.2 init finished in 8 usecs<br>+PCI: 00:1c.3 init ...<br>+Initializing PCH PCIe bridge.<br>+PCI: 00:1c.3 init finished in 8 usecs<br>+PCI: 00:1d.0 init ...<br>+EHCI: Setting up controller.. done.<br>+PCI: 00:1d.0 init finished in 12 usecs<br>+PCI: 00:1f.0 init ...<br>+pch: lpc_init<br>+IOAPIC: Initializing IOAPIC at 0xfec00000<br>+IOAPIC: Bootstrap Processor Local APIC = 0x00<br>+IOAPIC: ID = 0x02<br>+IOAPIC: Dumping registers<br>+  reg 0x0000: 0x02000000<br>+  reg 0x0001: 0x00170020<br>+  reg 0x0002: 0x00170020<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cmos_layout.bin'<br>+CBFS: Found @ offset 18a80 size 4cc<br>+Set power on after power failure.<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cmos_layout.bin'<br>+CBFS: Found @ offset 18a80 size 4cc<br>+NMI sources enabled.<br>+PantherPoint PM init<br>+rtc_failed = 0x0<br>+Enabling BIOS updates outside of SMM... pch_spi_init<br>+PCI: 00:1f.0 init finished in 717 usecs<br>+PCI: 00:1f.2 init ...<br>+SATA: Initializing...<br>+CBFS: 'Master Header Locator' located CBFS at [600100:7fffc0)<br>+CBFS: Locating 'cmos_layout.bin'<br>+CBFS: Found @ offset 18a80 size 4cc<br>+SATA: Controller in AHCI mode.<br>+ABAR: f0814000<br>+PCI: 00:1f.2 init finished in 372 usecs<br>+PCI: 00:1f.3 init ...<br>+PCI: 00:1f.3 init finished in 7 usecs<br>+PCI: 03:00.0 init ...<br>+PCI: 03:00.0 init finished in 0 usecs<br>+PCI: 04:00.0 init ...<br>+PCI: 04:00.0 init finished in 0 usecs<br>+PCI: 05:00.0 init ...<br>+PCI: 05:00.0 init finished in 0 usecs<br>+Devices initialized<br>+Show all devs... After init.<br>+Root Device: enabled 1<br>+CPU_CLUSTER: 0: enabled 1<br>+APIC: 00: enabled 1<br>+APIC: acac: enabled 0<br>+DOMAIN: 0000: enabled 1<br>+PCI: 00:00.0: enabled 1<br>+PCI: 00:01.0: enabled 1<br>+PCI: 00:02.0: enabled 1<br>+PCI: 00:14.0: enabled 1<br>+PCI: 00:16.0: enabled 0<br>+PCI: 00:16.1: enabled 0<br>+PCI: 00:16.2: enabled 0<br>+PCI: 00:16.3: enabled 0<br>+PCI: 00:19.0: enabled 0<br>+PCI: 00:1a.0: enabled 1<br>+PCI: 00:1b.0: enabled 1<br>+PCI: 00:1c.0: enabled 1<br>+PCI: 00:1c.1: enabled 1<br>+PCI: 00:1c.2: enabled 1<br>+PCI: 00:1c.5: enabled 0<br>+PCI: 00:1c.4: enabled 0<br>+PCI: 00:1c.3: enabled 1<br>+PCI: 00:1c.6: enabled 0<br>+PCI: 00:1c.7: enabled 0<br>+PCI: 00:1d.0: enabled 1<br>+PCI: 00:1e.0: enabled 1<br>+PCI: 00:1f.0: enabled 1<br>+PCI: 00:1f.2: enabled 1<br>+PCI: 00:1f.3: enabled 1<br>+PCI: 00:1f.5: enabled 0<br>+PCI: 00:1f.6: enabled 0<br>+PCI: 03:00.0: enabled 1<br>+PCI: 04:00.0: enabled 1<br>+PCI: 05:00.0: enabled 1<br>+APIC: 02: enabled 1<br>+APIC: 04: enabled 1<br>+APIC: 06: enabled 1<br>+Updating MRC cache data.<br>+BS: BS_DEV_INIT times (us): entry 5 run 150226 exit 0<br>+Finalize devices...<br>+PCI: 00:1f.0 final<br>+Devices finalized<br>+BS: BS_POST_DEVICE times (us): entry 0 run 36 exit 0<br>+Trying to find the wakeup vector...<br>+Looking on 000f6930 for valid checksum<br>+Checksum 1 passed<br>+Checksum 2 passed all OK<br>+RSDP found at 000f6930<br>+RSDT found at 7fe7a030 ends at 7fe7a070<br>+FADT found at 7fe7ca80<br>+FACS found at 7fe7a240<br>+OS waking vector is 0009a1d0<br>+BS: BS_OS_RESUME_CHECK times (us): entry 0 run 75 exit 0<br>+<br>diff --git a/src/mainboard/dell/inspiron_660s/logs/mce b/src/mainboard/dell/inspiron_660s/logs/mce<br>new file mode 100644<br>index 0000000..d99106b<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/logs/mce<br>@@ -0,0 +1,22 @@<br>+# dmesg | grep mce<br>+[    0.010727] mce: CPU supports 9 MCE banks<br>+[    0.050022] mce: [Hardware Error]: Machine check events logged<br>+[    0.050024] mce: [Hardware Error]: CPU 0: Machine Check: 0 Bank 7: ee2000000003110a<br>+[    0.050031] mce: [Hardware Error]: TSC 0 ADDR feffff40 MISC 1040000086<br>+[    0.050038] mce: [Hardware Error]: PROCESSOR 0:306a9 TIME 1512242705 SOCKET 0 APIC 0 microcode 1b<br>+[    0.050042] mce: [Hardware Error]: Machine check events logged<br>+[    0.050044] mce: [Hardware Error]: CPU 0: Machine Check: 0 Bank 8: ee2000000003110a<br>+[    0.050047] mce: [Hardware Error]: TSC 0 ADDR feffff00 MISC 1040000086<br>+[    0.050053] mce: [Hardware Error]: PROCESSOR 0:306a9 TIME 1512242705 SOCKET 0 APIC 0 microcode 1b<br>+<br>+<br>+$ ras-mc-ctl --errors<br>+No Memory errors.<br>+<br>+No PCIe AER errors.<br>+<br>+No Extlog errors.<br>+<br>+MCE events:<br>+1 2017-12-02 15:46:44 -0500 error: corrected filtering (some unreported errors in same region) Generic CACHE Level-2 Generic Error, mcg mcgstatus=0, mci Error_overflow Uncorrected_error Processor_context_corrupt, mcgcap=0x00000c09, status=0xee2000000003110a, addr=0xfeffff40, misc=0x1040000086, walltime=0x5a23114e, cpuid=0x000306a9, bank=0x00000007<br>+2 2017-12-02 15:46:44 -0500 error: corrected filtering (some unreported errors in same region) Generic CACHE Level-2 Generic Error, mcg mcgstatus=0, mci Error_overflow Uncorrected_error Processor_context_corrupt, mcgcap=0x00000c09, status=0xee2000000003110a, addr=0xfeffff00, misc=0x1040000086, walltime=0x5a23114e, cpuid=0x000306a9, bank=0x00000008<br>diff --git a/src/mainboard/dell/inspiron_660s/mainboard.c b/src/mainboard/dell/inspiron_660s/mainboard.c<br>new file mode 100644<br>index 0000000..dfcf1a4<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/mainboard.c<br>@@ -0,0 +1,15 @@<br>+#include <device/device.h><br>+#include <drivers/intel/gma/int15.h><br>+#include <southbridge/intel/bd82x6x/pch.h><br>+<br>+static void mainboard_enable(device_t dev)<br>+{<br>+       install_intel_vga_int15_handler(GMA_INT15_ACTIVE_LFP_INT_LVDS,<br>+                                       GMA_INT15_PANEL_FIT_DEFAULT,<br>+                                 GMA_INT15_BOOT_DISPLAY_DEFAULT,<br>+                                      0);<br>+}<br>+<br>+struct chip_operations mainboard_ops = {<br>+        .enable_dev = mainboard_enable,<br>+};<br>diff --git a/src/mainboard/dell/inspiron_660s/romstage.c b/src/mainboard/dell/inspiron_660s/romstage.c<br>new file mode 100644<br>index 0000000..8b13789<br>--- /dev/null<br>+++ b/src/mainboard/dell/inspiron_660s/romstage.c<br>@@ -0,0 +1 @@<br>+<br></pre><p>To view, visit <a href="https://review.coreboot.org/22682">change 22682</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/22682"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I8dabb1e1d14e60957e8c8800b0c30921d6bb5d8e </div>
<div style="display:none"> Gerrit-Change-Number: 22682 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Jean Lucas <jean@4ray.co> </div>