<p>Richard Spiegel has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/22635">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">amd/stoneyridge/include/soc/northbridge.h: Cleanup<br><br>There are instances where the pound "#" is separated from the word "define",<br>it should be all together "#define".<br><br>There are instances where bits are being declared as (1 << x), should be<br>replaced by macro BIT(x).<br><br>BUG=b:62239898<br><br>Change-Id: I882bf1cc9d9e6b587b5dc3d27cea1626f4dcc51a<br>Signed-off-by: Richard Spiegel <richard.spiegel@silverbackltd.com><br>---<br>M src/soc/amd/stoneyridge/include/soc/northbridge.h<br>1 file changed, 9 insertions(+), 9 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/35/22635/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/soc/amd/stoneyridge/include/soc/northbridge.h b/src/soc/amd/stoneyridge/include/soc/northbridge.h<br>index 0cf9428..e3cd212 100644<br>--- a/src/soc/amd/stoneyridge/include/soc/northbridge.h<br>+++ b/src/soc/amd/stoneyridge/include/soc/northbridge.h<br>@@ -23,16 +23,16 @@<br> /* D18F0 - HT Configuration Registers */<br> #define D18F0_NODE_ID            0x60<br> #define D18F0_CPU_CNT            0x62 /* BKDG defines as a field in DWORD 0x60 */<br>-# define CPU_CNT_MASK                0x1f /*  CpuCnt + 1 = no. CPUs */<br>+#define CPU_CNT_MASK                0x1f /*  CpuCnt + 1 = no. CPUs */<br> <br> /* D18F1 - Address Map Registers */<br> <br> /* MMIO base and limit */<br> #define D18F1_MMIO_BASE0_LO 0x80<br>-# define MMIO_WE         (1 << 1)<br>-# define MMIO_RE               (1 << 0)<br>+#define MMIO_WE                BIT(1)<br>+#define MMIO_RE                BIT(0)<br> #define D18F1_MMIO_LIMIT0_LO   0x84<br>-# define MMIO_NP         (1 << 7)<br>+#define MMIO_NP                BIT(7)<br> #define D18F1_MMIO_BASELIM0_HI 0x180<br> #define D18F1_MMIO_BASE8_LO     0x1a0<br> #define D18F1_MMIO_LIMIT8_LO    0x1a4<br>@@ -48,17 +48,17 @@<br>                                            - 8 * sizeof(uint32_t)))<br> /* I/O base and limit */<br> #define D18F1_IO_BASE0            0xc0<br>-# define IO_WE                   (1 << 1)<br>-# define IO_RE                 (1 << 0)<br>+#define IO_WE                  BIT(1)<br>+#define IO_RE                  BIT(0)<br> #define D18F1_IO_LIMIT0                0xc4<br> #define NB_IO_BASE(reg)          ((reg) * 2 * sizeof(uint32_t) + D18F1_IO_BASE0)<br> #define NB_IO_LIMIT(reg)      (NB_IO_BASE(reg) + sizeof(uint32_t))<br> <br> #define D18F1_DRAM_HOLE               0xf0<br>-# define DRAM_HOIST_VALID        (1 << 1)<br>-# define DRAM_HOLE_VALID       (1 << 0)<br>+#define DRAM_HOIST_VALID       BIT(1)<br>+#define DRAM_HOLE_VALID        BIT(0)<br> #define D18F1_VGAEN            0xf4<br>-# define VGA_ADDR_ENABLE (1 << 0)<br>+#define VGA_ADDR_ENABLE        BIT(0)<br> <br> enum {<br>    /* SMM handler area. */<br></pre><p>To view, visit <a href="https://review.coreboot.org/22635">change 22635</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/22635"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I882bf1cc9d9e6b587b5dc3d27cea1626f4dcc51a </div>
<div style="display:none"> Gerrit-Change-Number: 22635 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Richard Spiegel <richard.spiegel@silverbackltd.com> </div>