<p>Tobias Diedrich has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/22621">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">intel/bd82x6x: Fix a small mistake in DIR_ROUTE<br><br>The register is 16-bits wide. If the DIR_ROUTE call ordering was<br>reversed the previous writes would get overwritten.<br><br>See page 407ff on the Intel C216 datasheet, which says<br>"Size: 16bits" with "Default: 3210h" for all DnnIR registers.<br><br>This also makes sense given the register offsets:<br>3140h–3141h D31IR Device 31 Interrupt Route 3210h R/W<br>[3142h would be D30IR]<br>3144h–3145h D29IR Device 29 Interrupt Route 3210h R/W<br>3146h–3147h D28IR Device 28 Interrupt Route 3210h R/W<br>3148h–3149h D27IR Device 27 Interrupt Route 3210h R/W<br>314Ch–314Dh D26IR Device 26 Interrupt Route 3210h R/W<br>3150h–3151h D25IR Device 25 Interrupt Route 3210h R/W<br>[discontinuity in register addresses here]<br>315Ch–315Dh D22IR Device 22 Interrupt Route 3210h R/W<br>[315Eh would be D21IR]<br>3160h–3161h D20IR Device 20 Interrupt Route 3210h R/W<br><br>Change-Id: I970abbacbc2c59e86c1726171272b8779758e53e<br>Signed-off-by: Tobias Diedrich <ranma+coreboot@tdiedrich.de><br>---<br>M src/southbridge/intel/bd82x6x/pch.h<br>1 file changed, 1 insertion(+), 1 deletion(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/21/22621/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/southbridge/intel/bd82x6x/pch.h b/src/southbridge/intel/bd82x6x/pch.h<br>index 51f3b94..83d9d8d 100644<br>--- a/src/southbridge/intel/bd82x6x/pch.h<br>+++ b/src/southbridge/intel/bd82x6x/pch.h<br>@@ -418,7 +418,7 @@<br> #define SOFT_RESET_DATA 0x38f8<br> <br> #define DIR_ROUTE(x,a,b,c,d) \<br>-  RCBA32(x) = (((d) << DIR_IDR) | ((c) << DIR_ICR) | \<br>+  RCBA16(x) = (((d) << DIR_IDR) | ((c) << DIR_ICR) | \<br>                ((b) << DIR_IBR) | ((a) << DIR_IAR))<br> <br> #define RC           0x3400  /* 32bit */<br></pre><p>To view, visit <a href="https://review.coreboot.org/22621">change 22621</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/22621"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I970abbacbc2c59e86c1726171272b8779758e53e </div>
<div style="display:none"> Gerrit-Change-Number: 22621 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Tobias Diedrich <ranma+coreboot@tdiedrich.de> </div>