<p>Marshall Dawson <strong>posted comments</strong> on this change.</p><p><a href="https://review.coreboot.org/22439">View Change</a></p><p>Patch set 1:</p><p>(6 comments)</p><ul style="list-style: none; padding-left: 20px;"><li><p><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/include/soc/reset.h">File src/soc/amd/stoneyridge/include/soc/reset.h:</a></p><ul style="list-style: none; padding-left: 20px;"><li><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/include/soc/reset.h@16">Patch Set #1, Line 16:</a> <code style="font-family:monospace,monospace"></code></p><p style="white-space: pre-wrap; word-wrap: break-word;">I would probably add these to northbridge.h and southbridge.h instead of creating a new file.</p></li><li><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/include/soc/reset.h@21">Patch Set #1, Line 21:</a> <code style="font-family:monospace,monospace">HTIC_BIOSR_DETECT</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">This is actually a 3-bit field.  Besides b[5], also b[10:9].  We should probably clear all three for completeness.  BTW, I did a quick scan through the AGESA code, and from what I can tell, it ignores b[10:9] unless b[5] is set.</p></li></ul></li><li><p><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/reset.c">File src/soc/amd/stoneyridge/reset.c:</a></p><ul style="list-style: none; padding-left: 20px;"><li><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/reset.c@17">Patch Set #1, Line 17:</a> </p><p><blockquote style="border-left: 1px solid #aaa; margin: 10px 0; padding: 0 10px;"><pre style="font-family: monospace,monospace; white-space: pre-wrap;">// Use simple device model for this file even in ramstage<br>#define __SIMPLE_DEVICE__<br></pre></blockquote></p><p style="white-space: pre-wrap; word-wrap: break-word;">This could probably go away.  Not sure why it was here, but changing to SOC_HT_DEV below likely obsoletes it.</p></li><li><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/reset.c@27">Patch Set #1, Line 27:</a> <code style="font-family:monospace,monospace"> * Clearing bit 5 of HT_INIT_CONTROL signals that this reset came from the</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Something doesn't add up.  According to the BKDG, this is 0 on a cold reset.  It suggests the BIOS can set it to 1 before initiating a BIOS-generated reset event.</p><p style="white-space: pre-wrap; word-wrap: break-word;">The code below clears the bit though, i.e. coreboot basically says he doesn't want to track that he generated the reset.</p><p style="white-space: pre-wrap; word-wrap: break-word;">So maybe the comment is backwards.  (I can't remember whether I saw a discussion of AGESA using this status; I know PMx10 was brought up.)</p></li><li><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/reset.c@30">Patch Set #1, Line 30:</a> <code style="font-family:monospace,monospace">set_bios_reset</code></p><p style="white-space: pre-wrap; word-wrap: break-word;">Should we be calling this clear_bios_reset() instead?</p></li><li><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/22439/1/src/soc/amd/stoneyridge/reset.c@53">Patch Set #1, Line 53:</a> <code style="font-family:monospace,monospace"> </code></p><p style="white-space: pre-wrap; word-wrap: break-word;">extra space</p></li></ul></li></ul><p>To view, visit <a href="https://review.coreboot.org/22439">change 22439</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/22439"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: comment </div>
<div style="display:none"> Gerrit-Change-Id: I0cc4c04b53b7fec38d45e962ff1292d8c717269c </div>
<div style="display:none"> Gerrit-Change-Number: 22439 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Martin Roth <martinroth@google.com> </div>
<div style="display:none"> Gerrit-Reviewer: Marshall Dawson <marshalldawson3rd@gmail.com> </div>
<div style="display:none"> Gerrit-Reviewer: build bot (Jenkins) <no-reply@coreboot.org> </div>
<div style="display:none"> Gerrit-Comment-Date: Mon, 13 Nov 2017 17:27:24 +0000 </div>
<div style="display:none"> Gerrit-HasComments: Yes </div>