<p>Gaggery Tsai has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/21987">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">Separate mainboard memory init from platform fsp memory init<br><br>This patch adds a API fucntion to separate mainboard memory init from<br>platform_fsp_memory_init_params_cb and skip the routine to get SPD when<br>system is resumed from S3 since MRC cahce is adopted and validated.<br><br>BUG=b:67021596<br>TEST=Run suspend/resume on Fizz and Poppy and make sure the systems are<br>     working well when system is resumed from S3.<br><br>Change-Id: I1692fca8456290d1471973b746537b5fec504e03<br>Signed-off-by: Gaggery Tsai <gaggery.tsai@intel.com><br>---<br>M src/drivers/intel/fsp2_0/include/fsp/api.h<br>M src/drivers/intel/fsp2_0/memory_init.c<br>M src/soc/intel/skylake/romstage/romstage_fsp20.c<br>3 files changed, 11 insertions(+), 2 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/87/21987/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/drivers/intel/fsp2_0/include/fsp/api.h b/src/drivers/intel/fsp2_0/include/fsp/api.h<br>index 123db30..18de016 100644<br>--- a/src/drivers/intel/fsp2_0/include/fsp/api.h<br>+++ b/src/drivers/intel/fsp2_0/include/fsp/api.h<br>@@ -51,6 +51,7 @@<br> <br> /* Callbacks for updating stage-specific parameters */<br> void platform_fsp_memory_init_params_cb(FSPM_UPD *mupd, uint32_t version);<br>+void platform_fsp_memory_init_params_mb(FSPM_UPD *mupd, bool s3wake);<br> void platform_fsp_silicon_init_params_cb(FSPS_UPD *supd);<br> <br> /*<br>diff --git a/src/drivers/intel/fsp2_0/memory_init.c b/src/drivers/intel/fsp2_0/memory_init.c<br>index b08ee1e..f7003b0 100644<br>--- a/src/drivers/intel/fsp2_0/memory_init.c<br>+++ b/src/drivers/intel/fsp2_0/memory_init.c<br>@@ -348,9 +348,12 @@<br>                                    memmap) != CB_SUCCESS)<br>                die("FSPM_ARCH_UPD not found!\n");<br> <br>-      /* Give SoC and mainboard a chance to update the UPD */<br>+      /* Update the memory init parameters and FSPM test config */<br>  platform_fsp_memory_init_params_cb(&fspm_upd, fsp_version);<br> <br>+   /* Give mainboard a chance to update the UPD */<br>+      platform_fsp_memory_init_params_mb(&fspm_upd, s3wake);<br>+<br>         if (IS_ENABLED(CONFIG_MMA))<br>           setup_mma(&fspm_upd.FspmConfig);<br> <br>diff --git a/src/soc/intel/skylake/romstage/romstage_fsp20.c b/src/soc/intel/skylake/romstage/romstage_fsp20.c<br>index d4a5e34..703ed2a 100644<br>--- a/src/soc/intel/skylake/romstage/romstage_fsp20.c<br>+++ b/src/soc/intel/skylake/romstage/romstage_fsp20.c<br>@@ -241,8 +241,13 @@<br> <br>         /* Enable SMBus controller based on config */<br>         m_cfg->SmbusEnable = config->SmbusEnable;<br>+}<br> <br>-       mainboard_memory_init_params(mupd);<br>+void platform_fsp_memory_init_params_mb(FSPM_UPD *mupd, bool s3wake)<br>+{<br>+       /* Wd do not need to read SPD again when system is waken from S3 */<br>+  if (!s3wake)<br>+         mainboard_memory_init_params(mupd);<br> }<br> <br> void soc_update_memory_params_for_mma(FSP_M_CONFIG *memory_cfg,<br></pre><p>To view, visit <a href="https://review.coreboot.org/21987">change 21987</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/21987"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I1692fca8456290d1471973b746537b5fec504e03 </div>
<div style="display:none"> Gerrit-Change-Number: 21987 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Gaggery Tsai <gaggery.tsai@intel.com> </div>