<p>Bora Guvendik has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/21908">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mainboard/intel/cannonlake_rvp: enable NVMe SSD<br><br>Turn on PCIe express port 9 of PCIe controller 3,<br>to enable NVMe SSD via M.2 socket 3 on RVP board.<br><br>TEST=Boot to OS using Intel NVMe SSD Pro 6<br><br>Change-Id: I2fd1cdcf2d9718bf2042262b0c9813811a706b4a<br>---<br>M src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>M src/mainboard/intel/cannonlake_rvp/variants/cnl_y/devicetree.cb<br>2 files changed, 2 insertions(+), 2 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/08/21908/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb b/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>index b889fbf..5a2422e 100644<br>--- a/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>+++ b/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>@@ -78,7 +78,7 @@<br>                 device pci 1c.5 off end # PCI Express Port 6<br>          device pci 1c.6 off end # PCI Express Port 7<br>          device pci 1c.7 off end # PCI Express Port 8<br>-         device pci 1d.0 off end # PCI Express Port 9<br>+         device pci 1d.0 on  end # PCI Express Port 9<br>          device pci 1d.1 off end # PCI Express Port 10<br>                 device pci 1d.2 off end # PCI Express Port 11<br>                 device pci 1d.3 off end # PCI Express Port 12<br>diff --git a/src/mainboard/intel/cannonlake_rvp/variants/cnl_y/devicetree.cb b/src/mainboard/intel/cannonlake_rvp/variants/cnl_y/devicetree.cb<br>index 8926d65..924bfb1 100644<br>--- a/src/mainboard/intel/cannonlake_rvp/variants/cnl_y/devicetree.cb<br>+++ b/src/mainboard/intel/cannonlake_rvp/variants/cnl_y/devicetree.cb<br>@@ -78,7 +78,7 @@<br>                 device pci 1c.5 off end # PCI Express Port 6<br>          device pci 1c.6 off end # PCI Express Port 7<br>          device pci 1c.7 off end # PCI Express Port 8<br>-         device pci 1d.0 off end # PCI Express Port 9<br>+         device pci 1d.0 on  end # PCI Express Port 9<br>          device pci 1d.1 off end # PCI Express Port 10<br>                 device pci 1d.2 off end # PCI Express Port 11<br>                 device pci 1d.3 off end # PCI Express Port 12<br></pre><p>To view, visit <a href="https://review.coreboot.org/21908">change 21908</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/21908"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I2fd1cdcf2d9718bf2042262b0c9813811a706b4a </div>
<div style="display:none"> Gerrit-Change-Number: 21908 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Bora Guvendik <bora.guvendik@intel.com> </div>