<p>Arthur Heymans has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/21641">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mb/intel/dg43gt: Fix very long boot delays with USE_OPTION_TABLE<br><br>With USE_OPTION_TABLE console_init() will fetch both baudrate and<br>debug level from rtc nvram. These functions will at some point try to<br>create some output even though console is not ready yet.<br><br>This board seems to have the COMA hardware in an undefined state with<br>a very low divisor which results in long boot delay ~30s.<br>Setting the BDLAB bit seems to fix it.<br><br>Change-Id: I6a23ef9577161084521b569fc3870a27f50624d1<br>Signed-off-by: Arthur Heymans <arthur@aheymans.xyz><br>---<br>M src/mainboard/intel/dg43gt/romstage.c<br>1 file changed, 10 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/41/21641/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/mainboard/intel/dg43gt/romstage.c b/src/mainboard/intel/dg43gt/romstage.c<br>index 6944b18..b84f5a2 100644<br>--- a/src/mainboard/intel/dg43gt/romstage.c<br>+++ b/src/mainboard/intel/dg43gt/romstage.c<br>@@ -26,6 +26,7 @@<br> #include <lib.h><br> #include <northbridge/intel/x4x/iomap.h><br> #include <timestamp.h><br>+#include <drivers/uart/uart8250reg.h><br> <br> #define SERIAL_DEV PNP_DEV(0x2e, W83627DHG_SP1)<br> #define LPC_DEV PCI_DEV(0, 0x1f, 0)<br>@@ -83,6 +84,15 @@<br>       mb_gpio_init();<br>       winbond_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);<br> <br>+     /* Aparantly the COMA port is booted in an undefined state in which<br>+   * the divisor is very high. In console_init() some functions are<br>+     * called which print to the console resulting in very long<br>+   * (up to 30s) boot delays.<br>+   * Setting the Baudrate Divisor Latch Access Bit (BDLAB) here fixes it.<br>+       */<br>+  if (CONFIG_TTYS0_BASE == 0x3f8)<br>+              outb(UART8250_LCR_DLAB, CONFIG_TTYS0_BASE + UART8250_LCR);<br>+<br>         console_init();<br> <br>    report_bist_failure(bist);<br></pre><p>To view, visit <a href="https://review.coreboot.org/21641">change 21641</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/21641"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I6a23ef9577161084521b569fc3870a27f50624d1 </div>
<div style="display:none"> Gerrit-Change-Number: 21641 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Arthur Heymans <arthur@aheymans.xyz> </div>