<p>Subrata Banik <strong>posted comments</strong> on this change.</p><p><a href="https://review.coreboot.org/21459">View Change</a></p><p>Patch set 1:</p><blockquote style="border-left: 1px solid #aaa; margin: 10px 0; padding: 0 10px;"><p style="white-space: pre-wrap; word-wrap: break-word;">(1 comment)</p></blockquote><p style="white-space: pre-wrap; word-wrap: break-word;">Why we are not setting UPD as PCI mode and take advantage of below code as coreboot already initialize LPSS UART 2 device in PCI mode in bootblock</p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">  case PchSerialIoPci:<br>      //<br>      //  Check If device is already initialized<br>      //<br>      if (PciSegmentRead32 (PciCfgBase + PCI_BASE_ADDRESSREG_OFFSET) & 0xFFFFF000) {<br>        return;<br>      }</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">Then it has to return rather doing further legacy programming if i use your CL that mean since BB till FSP-S entry we are in 32 bit mode and at exist we are in 8 bit mode again. Because if policy is <br>   if (DeviceMode == PchSerialIoHidden) {<br>      Data32Or = (B_SERIAL_IO_PCR_GPPRVRW7_UART0_BYTE_ADDR_EN << (Controller - PchSerialIoIndexUart0));<br>    }<br>then only FSP will set into leagcy 16550 - 8bit mode.</pre><p style="white-space: pre-wrap; word-wrap: break-word;">If you still have confusion then raise HSD, i will try to clarify but i don't think this CL make sense</p><ul style="list-style: none; padding-left: 20px;"></ul><p>To view, visit <a href="https://review.coreboot.org/21459">change 21459</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/21459"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: comment </div>
<div style="display:none"> Gerrit-Change-Id: I80619394d8f462a799c57bf0e7589dc34fe67716 </div>
<div style="display:none"> Gerrit-Change-Number: 21459 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Lijian Zhao <lijian.zhao@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Bora Guvendik <bora.guvendik@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Hannah Williams <hannah.williams@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: John Zhao <john.zhao@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Krzysztof M Sywula <krzysztof.m.sywula@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Nick Vaccaro <nvaccaro@google.com> </div>
<div style="display:none"> Gerrit-Reviewer: Pratikkumar V Prajapati <pratikkumar.v.prajapati@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Ravishankar Sarawadi <ravishankar.sarawadi@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Shaunak Saha <shaunak.saha@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Subrata Banik <subrata.banik@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: build bot (Jenkins) <no-reply@coreboot.org> </div>
<div style="display:none"> Gerrit-Reviewer: clang buildbot </div>
<div style="display:none"> Gerrit-Comment-Date: Sat, 09 Sep 2017 02:02:44 +0000 </div>
<div style="display:none"> Gerrit-HasComments: No </div>