<p>Subrata Banik <strong>posted comments</strong> on this change.</p><p><a href="https://review.coreboot.org/21459">View Change</a></p><p>Patch set 1:</p><p>(1 comment)</p><ul style="list-style: none; padding-left: 20px;"><li><p><a href="https://review.coreboot.org/#/c/21459/1//COMMIT_MSG">Commit Message:</a></p><ul style="list-style: none; padding-left: 20px;"><li><p style="margin-bottom: 4px;"><a href="https://review.coreboot.org/#/c/21459/1//COMMIT_MSG@9">Patch Set #1, Line 9:</a> </p><p><blockquote style="border-left: 1px solid #aaa; margin: 10px 0; padding: 0 10px;"><pre style="font-family: monospace,monospace; white-space: pre-wrap;">If LPSS UART port had been set up to hidden mode, FSP will not force<br>8 bit transition mode (AKA 16550 compatible UART mode).<br></pre></blockquote></p><p style="white-space: pre-wrap; word-wrap: break-word;">FSP should not force UART in 8 bit mode unless its Legacy UART configuration.If you see that after you set UART as PCI and still FSP is doing legacy 8 bit mode program then please raise a FSP bug and give me. I don't see such case and in my FSP code, i could see PChSerialIoSkip option which allow FSP to skip UART programming.</p><p style="white-space: pre-wrap; word-wrap: break-word;">The problem with this CL is that, your kernel will unable to bind serial driver hence serial log or login console will be at risk. </p><p style="white-space: pre-wrap; word-wrap: break-word;">I don't understand the point of digressing so much from SKL/KBL coreboot implementation for CNL when its same IP and no change in serial debug from SOC or BIOS.</p></li></ul></li></ul><p>To view, visit <a href="https://review.coreboot.org/21459">change 21459</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/21459"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: comment </div>
<div style="display:none"> Gerrit-Change-Id: I80619394d8f462a799c57bf0e7589dc34fe67716 </div>
<div style="display:none"> Gerrit-Change-Number: 21459 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Lijian Zhao <lijian.zhao@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Bora Guvendik <bora.guvendik@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Hannah Williams <hannah.williams@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: John Zhao <john.zhao@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Krzysztof M Sywula <krzysztof.m.sywula@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Nick Vaccaro <nvaccaro@google.com> </div>
<div style="display:none"> Gerrit-Reviewer: Pratikkumar V Prajapati <pratikkumar.v.prajapati@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Ravishankar Sarawadi <ravishankar.sarawadi@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Shaunak Saha <shaunak.saha@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: Subrata Banik <subrata.banik@intel.com> </div>
<div style="display:none"> Gerrit-Reviewer: build bot (Jenkins) <no-reply@coreboot.org> </div>
<div style="display:none"> Gerrit-Reviewer: clang buildbot </div>
<div style="display:none"> Gerrit-Comment-Date: Sat, 09 Sep 2017 01:43:33 +0000 </div>
<div style="display:none"> Gerrit-HasComments: Yes </div>