<p>Arthur Heymans has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/21442">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mb/intel/dg43gt: Fix smbus IRQ<br><br>This board uses the reset defaults for DxxIP and DxxIR.<br>The datasheet "Intel ® I/O Controller Hub 10 (ICH10) Family"<br>mistakenly says in the D31IP register that all function have INTB as<br>default. This is however not true as documented in the reset default<br>value.<br><br>This fixes the DSDT such that the SMBus device gets a route for the<br>INT C interrupt it uses.<br><br>Change-Id: I3dd1308fb7acec86b90ecd9d2079cf9a58702c40<br>Signed-off-by: Arthur Heymans <arthur@aheymans.xyz><br>---<br>M src/mainboard/intel/dg43gt/acpi/x4x_pci_irqs.asl<br>1 file changed, 4 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/42/21442/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/mainboard/intel/dg43gt/acpi/x4x_pci_irqs.asl b/src/mainboard/intel/dg43gt/acpi/x4x_pci_irqs.asl<br>index 510af9a..8e56679 100644<br>--- a/src/mainboard/intel/dg43gt/acpi/x4x_pci_irqs.asl<br>+++ b/src/mainboard/intel/dg43gt/acpi/x4x_pci_irqs.asl<br>@@ -52,6 +52,8 @@<br>                  Package() { 0x001dffff, 3, 0, 0x13 },<br>                         /* SMBUS/SATA/PATA      0:1f.2, 0:1f.3 */<br>                     Package() { 0x001fffff, 1, 0, 0x11 },<br>+                        Package() { 0x001fffff, 2, 0, 0x12 },<br>+                        Package() { 0x001fffff, 3, 0, 0x13 },<br>                 })<br>    } Else {<br>              Return (Package() {<br>@@ -86,6 +88,8 @@<br>                        Package() { 0x001dffff, 3, \_SB.PCI0.LPCB.LNKD, 0 },<br>                  /* PATA/SATA/SMBUS              0:1f.1-3 */<br>                   Package() { 0x001fffff, 1, \_SB.PCI0.LPCB.LNKB, 0 },<br>+                 Package() { 0x001fffff, 2, \_SB.PCI0.LPCB.LNKC, 0 },<br>+                 Package() { 0x001fffff, 3, \_SB.PCI0.LPCB.LNKD, 0 },<br>          })<br>    }<br> }<br></pre><p>To view, visit <a href="https://review.coreboot.org/21442">change 21442</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/21442"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: I3dd1308fb7acec86b90ecd9d2079cf9a58702c40 </div>
<div style="display:none"> Gerrit-Change-Number: 21442 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Arthur Heymans <arthur@aheymans.xyz> </div>