<p>Pratikkumar V Prajapati has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/21054">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">mainboard/intel/cannonlake-u: populate PCI devices<br><br>Define and populate PCI devices in devicetree for CNL-U RVP<br><br>Change-Id: Id04f5efe77a04c180b5dd392da777195bd9fb7a3<br>Signed-off-by: Pratik Prajapati <pratikkumar.v.prajapati@intel.com><br>---<br>M src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>1 file changed, 52 insertions(+), 0 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/54/21054/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb b/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>index c7001a4..e71f15b 100644<br>--- a/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>+++ b/src/mainboard/intel/cannonlake_rvp/variants/cnl_u/devicetree.cb<br>@@ -5,5 +5,57 @@<br>    end<br> <br>        device domain 0 on<br>+           device pci 00.0 on  end # Host Bridge<br>+                device pci 02.0 on  end # Integrated Graphics Device<br>+         device pci 04.0 on  end # SA Thermal device<br>+          device pci 12.0 on  end # Thermal Subsystem<br>+          device pci 12.5 off end # UFS SCS<br>+            device pci 12.6 off end # GSPI #2<br>+            device pci 14.0 on  end # USB xHCI<br>+           device pci 14.1 off end # USB xDCI (OTG)<br>+             device pci 14.5 on  end # SDCard<br>+             device pci 15.0 on  end # I2C #0<br>+             device pci 15.1 on  end # I2C #1<br>+             device pci 15.2 off end # I2C #2<br>+             device pci 15.3 off end # I2C #3<br>+             device pci 16.0 on  end # Management Engine Interface 1<br>+              device pci 16.1 off end # Management Engine Interface 2<br>+              device pci 16.2 off end # Management Engine IDE-R<br>+            device pci 16.3 off end # Management Engine KT Redirection<br>+           device pci 16.4 off end # Management Engine Interface 3<br>+              device pci 16.5 off end # Management Engine Interface 4<br>+              device pci 17.0 on  end # SATA<br>+               device pci 19.0 on  end # I2C #4<br>+             device pci 19.1 off end # I2C #5<br>+             device pci 19.2 on  end # UART #2<br>+            device pci 1a.0 on  end # eMMC<br>+               device pci 1c.0 on  end # PCI Express Port 1 x4 SLOT1<br>+                device pci 1c.4 on  end # PCI Express Port 5 x1 SLOT2/LAN<br>+            device pci 1c.5 off end # PCI Express Port 6<br>+         device pci 1c.6 off end # PCI Express Port 7<br>+         device pci 1c.7 off end # PCI Express Port 8<br>+         device pci 1d.0 off end # PCI Express Port 9<br>+         device pci 1d.1 off end # PCI Express Port 10<br>+                device pci 1d.2 off end # PCI Express Port 11<br>+                device pci 1d.3 off end # PCI Express Port 12<br>+                device pci 1d.4 off end # PCI Express Port 13<br>+                device pci 1d.5 off end # PCI Express Port 14<br>+                device pci 1d.6 off end # PCI Express Port 15<br>+                device pci 1d.7 off end # PCI Express Port 16<br>+                device pci 1e.0 on  end # UART #0<br>+            device pci 1e.1 off end # UART #1<br>+            device pci 1e.2 off end # GSPI #0<br>+            device pci 1e.3 off end # GSPI #1<br>+            device pci 1f.0 on<br>+                   chip drivers/pc80/tpm<br>+                                device pnp 0c31.0 on end<br>+                     end<br>+          end # LPC Interface<br>+          device pci 1f.1 on  end # P2SB<br>+               device pci 1f.2 on  end # Power Management Controller<br>+                device pci 1f.3 on  end # Intel HDA<br>+          device pci 1f.4 on  end # SMBus<br>+              device pci 1f.5 on  end # PCH SPI<br>+            device pci 1f.6 off end # GbE<br>         end<br> end<br></pre><p>To view, visit <a href="https://review.coreboot.org/21054">change 21054</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/21054"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Id04f5efe77a04c180b5dd392da777195bd9fb7a3 </div>
<div style="display:none"> Gerrit-Change-Number: 21054 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Pratikkumar V Prajapati <pratikkumar.v.prajapati@intel.com> </div>