<p>Keith Hui has uploaded this change for <strong>review</strong>.</p><p><a href="https://review.coreboot.org/20675">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">northbridge/intel/i440bx: Move NB macro to i440bx.h<br><br>This move makes the NB macro more widely available,<br>in preparation for implementing get_top_of_ram().<br><br>Change-Id: Icd8e82cfdfdccb662b2139d0e5d1d5af72cbae7f<br>Signed-off-by: Keith Hui <buurin@gmail.com><br>---<br>M src/northbridge/intel/i440bx/i440bx.h<br>M src/northbridge/intel/i440bx/raminit.c<br>2 files changed, 6 insertions(+), 6 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/75/20675/1</pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">diff --git a/src/northbridge/intel/i440bx/i440bx.h b/src/northbridge/intel/i440bx/i440bx.h<br>index 4724719..6e93e83 100644<br>--- a/src/northbridge/intel/i440bx/i440bx.h<br>+++ b/src/northbridge/intel/i440bx/i440bx.h<br>@@ -86,4 +86,6 @@<br> #define DRTC    0xe8 /* DRAM Read Thermal Throttling Control (0x000..000). */<br> #define BUFFC   0xf0 /* Buffer Control Register (0x0000). */<br> <br>+#define NB PCI_DEV(0, 0, 0)<br>+<br> #endif /* NORTHBRIDGE_INTEL_I440BX_I440BX_H */<br>diff --git a/src/northbridge/intel/i440bx/raminit.c b/src/northbridge/intel/i440bx/raminit.c<br>index 86e9595..67d8d3f 100644<br>--- a/src/northbridge/intel/i440bx/raminit.c<br>+++ b/src/northbridge/intel/i440bx/raminit.c<br>@@ -2,7 +2,7 @@<br>  * This file is part of the coreboot project.<br>  *<br>  * Copyright (C) 2007-2008 Uwe Hermann <uwe@hermann-uwe.de><br>- * Copyright (C) 2010 Keith Hui <buurin@gmail.com><br>+ * Copyright (C) 2010,2017 Keith Hui <buurin@gmail.com><br>  *<br>  * This program is free software; you can redistribute it and/or modify<br>  * it under the terms of the GNU General Public License as published by<br>@@ -25,11 +25,9 @@<br> #include "i440bx.h"<br> #include "raminit.h"<br> <br>-/*-----------------------------------------------------------------------------<br>-Macros and definitions.<br>------------------------------------------------------------------------------*/<br>-<br>-#define NB PCI_DEV(0, 0, 0)<br>+/*<br>+ * Macros and definitions<br>+ */<br> <br> /* Debugging macros. */<br> #if IS_ENABLED(CONFIG_DEBUG_RAM_SETUP)<br></pre><p>To view, visit <a href="https://review.coreboot.org/20675">change 20675</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/20675"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newchange </div>
<div style="display:none"> Gerrit-Change-Id: Icd8e82cfdfdccb662b2139d0e5d1d5af72cbae7f </div>
<div style="display:none"> Gerrit-Change-Number: 20675 </div>
<div style="display:none"> Gerrit-PatchSet: 1 </div>
<div style="display:none"> Gerrit-Owner: Keith Hui <buurin@gmail.com> </div>