<p>Duncan Laurie <strong>uploaded patch set #2</strong> to this change.</p><p><a href="https://review.coreboot.org/20364">View Change</a></p><pre style="font-family: monospace,monospace; white-space: pre-wrap;">soc/intel/skylake: storage: Use word access for power state registers<br><br>In the D0 and D3 ACPI methods use word access to the PME status and<br>control register.  This brings the code inline with the Intel reference<br>code and matches how the kernel handles access to this register.<br><br>BUG=b:35587084<br>BRANCH=eve<br>TEST=manual stress testing of D0<>D3 transition across multiple devices<br><br>Change-Id: I53f7465d6ad5da1780a5641ff52056445ebaca8b<br>Signed-off-by: Duncan Laurie <dlaurie@chromium.org><br>---<br>M src/soc/intel/skylake/acpi/scs.asl<br>1 file changed, 17 insertions(+), 19 deletions(-)<br><br></pre><pre style="font-family: monospace,monospace; white-space: pre-wrap;">git pull ssh://review.coreboot.org:29418/coreboot refs/changes/64/20364/2</pre><p>To view, visit <a href="https://review.coreboot.org/20364">change 20364</a>. To unsubscribe, visit <a href="https://review.coreboot.org/settings">settings</a>.</p><div itemscope itemtype="http://schema.org/EmailMessage"><div itemscope itemprop="action" itemtype="http://schema.org/ViewAction"><link itemprop="url" href="https://review.coreboot.org/20364"/><meta itemprop="name" content="View Change"/></div></div>

<div style="display:none"> Gerrit-Project: coreboot </div>
<div style="display:none"> Gerrit-Branch: master </div>
<div style="display:none"> Gerrit-MessageType: newpatchset </div>
<div style="display:none"> Gerrit-Change-Id: I53f7465d6ad5da1780a5641ff52056445ebaca8b </div>
<div style="display:none"> Gerrit-Change-Number: 20364 </div>
<div style="display:none"> Gerrit-PatchSet: 2 </div>
<div style="display:none"> Gerrit-Owner: Duncan Laurie <dlaurie@chromium.org> </div>
<div style="display:none"> Gerrit-Reviewer: build bot (Jenkins) <no-reply@coreboot.org> </div>